-
公开(公告)号:CN103545281B
公开(公告)日:2016-08-03
申请号:CN201310288288.2
申请日:2013-07-10
Applicant: 三菱电机株式会社
IPC: H01L23/488 , H01L25/07
CPC classification number: H01L27/08 , H01L23/4824 , H01L23/66 , H01L24/06 , H01L24/45 , H01L24/48 , H01L24/49 , H01L27/0207 , H01L29/0657 , H01L29/1608 , H01L29/2003 , H01L29/267 , H01L29/41758 , H01L29/42316 , H01L29/7786 , H01L2223/6611 , H01L2223/6644 , H01L2223/6655 , H01L2224/05554 , H01L2224/0612 , H01L2224/45144 , H01L2224/48091 , H01L2224/48137 , H01L2224/49 , H01L2924/16195 , H01L2924/30107 , H01L2924/00014 , H01L2924/00
Abstract: 本发明得到不必增加封装件的尺寸,且不必使特性与可靠性劣化就能够提高输出的半导体装置。封装件(1)内设有输入匹配电路(4)与输出匹配电路(5)。在封装件(1)内,输入匹配电路(4)与输出匹配电路(5)之间设有多个晶体管芯片(6)。各晶体管芯片(6)具备:具有长边与比长边短的短边的四边形的半导体衬底(8);和半导体衬底(8)上分别设置的栅极电极(9)、漏极电极(10)以及源极电极(11)。栅极电极(9)具备:沿半导体衬底(8)的长边方向排列的多个栅极指(9a);和共同连接到多个栅极指(9a)并且用电线连接到输入匹配电路(4)的栅极焊盘(9b)。漏极电极(10)用电线连接于输出匹配电路(5)。多个晶体管芯片(6)的半导体衬底(8)的长边,从输入匹配电路(4)向着输出匹配电路(5)的输入输出方向倾斜。
-
公开(公告)号:CN118120049A
公开(公告)日:2024-05-31
申请号:CN202180103053.4
申请日:2021-10-13
Applicant: 三菱电机株式会社
IPC: H01L23/02
Abstract: 基板(3)设置于金属板(1)之上。在基板(3)的开口部(2)中在金属板(1)之上设置有半导体芯片(4)。设置于基板(3)之上的输入馈通部(8)以及输出馈通部(9)分别通过引线与半导体芯片(4)的输入焊盘(5)以及输出焊盘(6)连接。金属密封圈(12)设置于基板(3)之上,通过贯通孔(15)而与金属板(1)电连接。导电性罩(14)与金属密封圈(12)接合,并覆盖半导体芯片(4)的上方。隔离用金属引线(13)的两端与金属板(1)电连接,且环与导电性罩(14)的下表面接触。隔离用金属引线(13)构成将内部空间分隔成包含输入馈通部(8)的区域和包含输出馈通部(9)的区域的隔离壁。
-
公开(公告)号:CN103545281A
公开(公告)日:2014-01-29
申请号:CN201310288288.2
申请日:2013-07-10
Applicant: 三菱电机株式会社
IPC: H01L23/488 , H01L25/07
CPC classification number: H01L27/08 , H01L23/4824 , H01L23/66 , H01L24/06 , H01L24/45 , H01L24/48 , H01L24/49 , H01L27/0207 , H01L29/0657 , H01L29/1608 , H01L29/2003 , H01L29/267 , H01L29/41758 , H01L29/42316 , H01L29/7786 , H01L2223/6611 , H01L2223/6644 , H01L2223/6655 , H01L2224/05554 , H01L2224/0612 , H01L2224/45144 , H01L2224/48091 , H01L2224/48137 , H01L2224/49 , H01L2924/16195 , H01L2924/30107 , H01L2924/00014 , H01L2924/00
Abstract: 本发明得到不必增加封装件的尺寸,且不必使特性与可靠性劣化就能够提高输出的半导体装置。封装件(1)内设有输入匹配电路(4)与输出匹配电路(5)。在封装件(1)内,输入匹配电路(4)与输出匹配电路(5)之间设有多个晶体管芯片(6)。各晶体管芯片(6)具备:具有长边与比长边短的短边的四边形的半导体衬底(8);和半导体衬底(8)上分别设置的栅极电极(9)、漏极电极(10)以及源极电极(11)。栅极电极(9)具备:沿半导体衬底(8)的长边方向排列的多个栅极指(9a);和共同连接到多个栅极指(9a)并且用电线连接到输入匹配电路(4)的栅极焊盘(9b)。漏极电极(10)用电线连接于输出匹配电路(5)。多个晶体管芯片(6)的半导体衬底(8)的长边,从输入匹配电路(4)向着输出匹配电路(5)的输入输出方向倾斜。
-
-