公开(公告)号：CN101261994A

公开(公告)日：2008-09-10

申请号：CN200810085834.1

申请日：1998-08-17

Applicant: 三菱电机株式会社

Inventor： 田中义典 ,  清水雅裕 ,  有马秀明

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/0629 ,  H01L27/10814 ,  H01L27/10817 ,  H01L27/10844 ,  H01L27/10852 ,  H01L27/10894 ,  H01L28/91

Abstract: 一种具备电容器的半导体装置及其制造方法，在确保一定的电容器电容的同时可实现高集成化并具有高的可靠性。该半导体装置包含存储单元区和外围电路区，具备在半导体衬底(1)的主表面上从上述存储单元区延伸到外围电路区的绝缘膜(59)。在存储单元区内形成电容器下部电极(170a)，电容器下部电极(170a)包含具有顶面(301)和底面(302)的电容器下部电极部分，使绝缘膜(59)的上部表面位于电容器下部电极部分的顶面(301)和底面(302)之间。

公开(公告)号：CN101261994B

公开(公告)日：2012-01-11

申请号：CN200810085834.1

申请日：1998-08-17

Applicant: 三菱电机株式会社

Inventor： 田中义典 ,  清水雅裕 ,  有马秀明

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/0629 ,  H01L27/10814 ,  H01L27/10817 ,  H01L27/10844 ,  H01L27/10852 ,  H01L27/10894 ,  H01L28/91

Abstract: 一种具备电容器的半导体装置及其制造方法，在确保一定的电容器电容的同时可实现高集成化并具有高的可靠性。该半导体装置包含存储单元区和外围电路区，具备在半导体衬底(1)的主表面上从上述存储单元区延伸到外围电路区的绝缘膜(59)。在存储单元区内形成电容器下部电极(170a)，电容器下部电极(170a)包含具有顶面(301)和底面(302)的电容器下部电极部分，使绝缘膜(59)的上部表面位于电容器下部电极部分的顶面(301)和底面(302)之间。

公开(公告)号：CN100385670C

公开(公告)日：2008-04-30

申请号：CN98118366.2

申请日：1998-08-17

Applicant: 三菱电机株式会社

Inventor： 田中义典 ,  清水雅裕 ,  有马秀明

IPC: H01L27/108 ,  H01L27/04 ,  H01L21/82 ,  H01L21/8242

CPC classification number: H01L27/0629 ,  H01L27/10814 ,  H01L27/10817 ,  H01L27/10844 ,  H01L27/10852 ,  H01L27/10894 ,  H01L28/91

Abstract: 可得到一种在确保一定的电容器电容的同时可实现高集成化并具有高的可靠性的半导体装置及其制造方法。该半导体装置包含存储单元区和外围电路区，具备在半导体衬底(1)的主表面上从上述存储单元区延伸到外围电路区的绝缘膜(59)。在存储单元区内形成电容器下部电极(170a)，电容器下部电极(170a)包含具有顶面(301)和底面(302)的电容器下部电极部分，使绝缘膜(59)的上部表面位于电容器下部电极部分的顶面(301)和底面(302)之间。

公开(公告)号：CN1404154A

公开(公告)日：2003-03-19

申请号：CN02132295.3

申请日：2002-09-04

Applicant: 三菱电机株式会社

Inventor： 国清辰也 ,  滨本武史 ,  田中义典

IPC: H01L27/108 ,  H01L21/70

CPC classification number: G11C7/065 ,  G11C11/4091 ,  G11C2207/065 ,  H01L27/10897 ,  H03K19/0016

Abstract: 本发明的课题是提供防止了各个读出放大器的读出速度因多个读出放大器的驱动而下降的半导体装置。在外延层3的主面内有选择地配置了包含P型杂质的P型阱层6，以与P型阱层6的底面相接的方式配置了包含N型杂质的N型底层7。而且，以与N型底层7相接的厚度配置了P型阱层2，用N型底层7和P型阱层2形成了PN结。此外，在外延层3的主面内有选择地配置了包含N型杂质的N型阱层4和包含P型杂质的P型阱层5，以使P型阱层6夹在其间。

公开(公告)号：CN1221220A

公开(公告)日：1999-06-30

申请号：CN98118366.2

申请日：1998-08-17

Applicant: 三菱电机株式会社

Inventor： 田中义典 ,  清水雅裕 ,  有马秀明

IPC: H01L27/108 ,  H01L27/04 ,  H01L21/82 ,  H01L21/8242

CPC classification number: H01L27/0629 ,  H01L27/10814 ,  H01L27/10817 ,  H01L27/10844 ,  H01L27/10852 ,  H01L27/10894 ,  H01L28/91

Abstract: 可得到一种在确保一定的电容器电容的同时可实现高集成化并具有高的可靠性的半导体装置及其制造方法。该半导体装置包含存储单元区和外围电路区,具备在半导体衬底(1)的主表面上从上述存储单元区延伸到外围电路区的绝缘膜(59)。在存储单元区内形成电容器下部电极(170a),电容器下部电极(170a)包含具有顶面(301)和底面(302)的电容器下部电极部分,使绝缘膜(59)的上部表面位于电容器下部电极部分的顶面(301)和底面(302)之间。