公开(公告)号：CN1404154A

公开(公告)日：2003-03-19

申请号：CN02132295.3

申请日：2002-09-04

Applicant: 三菱电机株式会社

Inventor： 国清辰也 ,  滨本武史 ,  田中义典

IPC: H01L27/108 ,  H01L21/70

CPC classification number: G11C7/065 ,  G11C11/4091 ,  G11C2207/065 ,  H01L27/10897 ,  H03K19/0016

Abstract: 本发明的课题是提供防止了各个读出放大器的读出速度因多个读出放大器的驱动而下降的半导体装置。在外延层3的主面内有选择地配置了包含P型杂质的P型阱层6，以与P型阱层6的底面相接的方式配置了包含N型杂质的N型底层7。而且，以与N型底层7相接的厚度配置了P型阱层2，用N型底层7和P型阱层2形成了PN结。此外，在外延层3的主面内有选择地配置了包含N型杂质的N型阱层4和包含P型杂质的P型阱层5，以使P型阱层6夹在其间。