半导体集成电路装置的制造方法

    公开(公告)号:CN101110387A

    公开(公告)日:2008-01-23

    申请号:CN200710127434.8

    申请日:2007-07-05

    Inventor: 野村洋治

    CPC classification number: H01L31/105 H01L31/02002 H01L31/18

    Abstract: 本发明提供一种半导体集成电路装置的制造方法,可解决因受光部上部结构层产生的膜厚差,使开口部底面不平坦而产生受光部面内入射光不均匀的问题。其中利用金属镶嵌法,或通过CMP对形成第一金属层之后层叠的绝缘膜进行研磨而在第一金属层间形成平坦的层。由此,使层叠在受光部上的绝缘膜也平坦地形成。因此,在通过蚀刻对受光部内部进行开口的情况下,可使开口部底面平坦地形成。

    半导体装置
    4.
    发明公开

    公开(公告)号:CN1971929A

    公开(公告)日:2007-05-30

    申请号:CN200610146437.1

    申请日:2006-11-14

    CPC classification number: H01L27/14632 H01L2924/0002 H01L2924/00

    Abstract: 一种半导体装置,在电路部(74)中邻接受光部(72)设置缓冲区域(区域140、138)。在缓冲区域中,为了抑制层间绝缘膜(136)的凹凸,将配置在布线(132)之间的平坦化焊盘(134)的密度,从区域(142)中的标准值,随着接近受光部(72)而阶段性地降低。通过降低平坦化焊盘的密度,使层间绝缘膜(136)的表面高度降低,所以在受光部(72)和与其相邻接的区域(138)之间的阶梯差减小。由此,可抑制滞留在受光部(72)的周缘区域(144)的层间绝缘膜的厚度,而且区域(144)的宽度也被缩小,从而提高了受光部(72)上的层间绝缘膜(136)的均匀性,并提高了光敏性的均匀性。

    半导体装置制造方法
    5.
    发明公开

    公开(公告)号:CN101034684A

    公开(公告)日:2007-09-12

    申请号:CN200710084205.2

    申请日:2007-02-27

    Abstract: 本发明提供一种半导体装置制造方法。在半导体基板(60)上,利用CVD法等形成硅氮化膜(86)之后,形成包括布线结构层的层叠结构(88)。在层叠结构(88)上形成在受光部上具有开口的光致抗蚀剂膜(122),以其为蚀刻掩模进行对层叠结构(88)的蚀刻处理。对该蚀刻而言,作为确保层间绝缘膜对硅氮化膜的蚀刻选择比的种类·条件,在该蚀刻处理中使硅氮化膜(86)作为蚀刻抑制膜起作用。在开口部分(116)的底部露出的硅氮化膜(86)构成反射防止膜。从而可简化对光检测器的受光部上的布线结构层等进行蚀刻来形成开口部分时的工序。

Patent Agency Ranking