电源电路
    1.
    发明公开

    公开(公告)号:CN102163454A

    公开(公告)日:2011-08-24

    申请号:CN201010623088.4

    申请日:2010-12-27

    CPC classification number: H02J1/08 G06F1/26 H03K19/0175 H03L5/00 Y10T307/50

    Abstract: 本发明提供一种电源电路。电源电路(10a)根据可提供第一电源电压(V1)的第一电源和可提供比第一电源电压(V1)更低的第二电源电压(V2)的第二电源,生成内部电源电压(intVCC)。第一晶体管(TR1)设置在第一电源和输出节点(12)之间,第二晶体管(TR2)设置在第二电源和输出节点(12)之间。第一供给部(20)向第一晶体管(TR1)的栅极输入提供第一电源的输出电压或与第一电源的输出电压对应的电压的反相值。第二供给部(30)向第二晶体管(TR2)的栅极输入提供第一电源的输出电压或与第一电源的输出电压对应的电压。因此,可根据一个以上的电源有效地生成内部电源电压。

    电源电路
    2.
    发明授权

    公开(公告)号:CN102163454B

    公开(公告)日:2015-07-29

    申请号:CN201010623088.4

    申请日:2010-12-27

    CPC classification number: H02J1/08 G06F1/26 H03K19/0175 H03L5/00 Y10T307/50

    Abstract: 本发明提供一种电源电路。电源电路(10a)根据可提供第一电源电压(V1)的第一电源和可提供比第一电源电压(V1)更低的第二电源电压(V2)的第二电源,生成内部电源电压(intVCC)。第一晶体管(TR1)设置在第一电源和输出节点(12)之间,第二晶体管(TR2)设置在第二电源和输出节点(12)之间。第一供给部(20)向第一晶体管(TR1)的栅极输入提供第一电源的输出电压或与第一电源的输出电压对应的电压的反相值。第二供给部(30)向第二晶体管(TR2)的栅极输入提供第一电源的输出电压或与第一电源的输出电压对应的电压。因此,可根据一个以上的电源有效地生成内部电源电压。

    半导体器件
    3.
    发明公开

    公开(公告)号:CN102142425A

    公开(公告)日:2011-08-03

    申请号:CN201010623058.3

    申请日:2010-12-31

    CPC classification number: H01L27/105

    Abstract: 本发明提供一种半导体器件,可实现电子电路的小型化。MOS晶体管(20)具有形成为栅格状的栅电极(22),被栅电极(22)包围的源区(23)及漏区(24),沿栅电极(22)的栅格的一个方向配置且通过接触点连接源区(23)及漏区(24)的源极用金属布线(27)及漏极用金属布线(28)。源区(23)及漏区(24)分别被形成为在各金属布线的长度方向上具有长边的长方形状。源极用金属布线(27)及漏极用金属布线(28)在其长度方向上被形成为锯齿形状,分别与源极用接触点(25)及漏极用接触点(26)连接。

    存储器
    4.
    发明授权

    公开(公告)号:CN1885547B

    公开(公告)日:2013-01-30

    申请号:CN200610094023.9

    申请日:2006-06-21

    Inventor: 山田光一

    CPC classification number: H01L27/1021

    Abstract: 本发明提供可以减小存储单元尺寸的存储器。该存储器具有:在p型硅基板(11)的主表面上形成,作为在存储单元(9)中包含的二极管(10)的阴极和字线(7)起作用的n型杂质区域(12);在n型杂质区域(12)的表面隔开规定间隔地形成多个,且作为二极管(10)的阳极起作用的p型杂质区域(14);在p型硅基板(11)上形成,与p型杂质区域(14)连接的位线(8);和设置在位线(8)的上层,以每个规定间隔与n型杂质区域(12)连接的布线层(27)。

    存储器
    5.
    发明授权

    公开(公告)号:CN101488368B

    公开(公告)日:2012-03-28

    申请号:CN200810246396.2

    申请日:2008-11-05

    Inventor: 山田光一

    Abstract: 本发明提供一种存储器,其构成为,在分别配置规定数量的位线的第一区段和第二区段,同时选择的第一区段的位线的以第一区段的端部为基准的位置和第二区段的位线的以第二区段的端部为基准的位置不同。

    存储器
    6.
    发明公开

    公开(公告)号:CN1969338A

    公开(公告)日:2007-05-23

    申请号:CN200580019279.7

    申请日:2005-06-16

    CPC classification number: G11C11/22

    Abstract: 提供一种能抑制非选择存储器单元的数据消失的干扰现象。该存储器具备存储器单元阵列(1),其包括:位线;配置为与位线交叉的字线;连接在位线与字线之间的存储器单元(12)。而且,在该存储器中,通过对所选择的存储器单元(12)进行的包括读出动作、重新写入动作及写入动作的至少一个的存取动作,向存储器单元(12)施加第一电压脉冲和第二电压脉冲,其中第一电压脉冲提供使存储数据反转的第一方向的电场,第二电压脉冲提供不使存储数据反转的与所述第一方向反向的电场,并且对存储器单元(12)进行用于使残留极化量恢复的恢复动作。

    存储器
    7.
    发明公开

    公开(公告)号:CN1877840A

    公开(公告)日:2006-12-13

    申请号:CN200510104807.0

    申请日:2005-09-19

    Inventor: 山田光一

    Abstract: 本发明提供一种可减小存储器单元大小的存储器。在该存储器中,第一选择晶体管的第一栅极电极和第二选择晶体管的第二栅极电极与字线一体化设置,并且,俯视看,在相对存储器单元的形成区域上第一杂质的延伸方向倾斜的方向上延伸的同时,与第一选择晶体管及第二选择晶体管的形成区域上第一杂质区域交叉地配置。

    存储器
    8.
    发明授权

    公开(公告)号:CN1822211B

    公开(公告)日:2010-12-01

    申请号:CN200610009230.X

    申请日:2006-02-14

    CPC classification number: G11C11/22 G11C13/0004 G11C13/004

    Abstract: 本发明提供一种存储器。该存储器具备:连接在位线上,并保持数据的存储器单元;和基极连接在位线上的双极晶体管。而且,在数据的读出时,由双极晶体管来放大出现在位线上的与存储器单元的数据对应的电流,以读出数据。因此,能够抑制数据判断精度的降低。

    存储器
    9.
    发明授权

    公开(公告)号:CN100573875C

    公开(公告)日:2009-12-23

    申请号:CN200510104807.0

    申请日:2005-09-19

    Inventor: 山田光一

    Abstract: 本发明提供一种可减小存储器单元大小的存储器。在该存储器中,第一选择晶体管的第一栅极电极和第二选择晶体管的第二栅极电极与字线一体化设置,并且,俯视看,在相对存储器单元的形成区域上第一杂质的延伸方向倾斜的方向上延伸的同时,与第一选择晶体管及第二选择晶体管的形成区域上第一杂质区域交叉地配置。

    存储器
    10.
    发明授权

    公开(公告)号:CN100550194C

    公开(公告)日:2009-10-14

    申请号:CN200610005919.5

    申请日:2006-01-19

    CPC classification number: G11C11/22

    Abstract: 一种和制造工艺的差异无关,在数据读取时,可以抑制读取电压变小的存储器。此存储器包括:电荷蓄积机构;第1场效应型晶体管;数据判断装置。然后,第1场效应型晶体管的控制端子和剩余的一个端子之间的电压被设定为利用第1场效应型晶体管的阈值电压,第1场效应型晶体管为导通状态和截止状态的临界状态附近的截止状态。

Patent Agency Ranking