-
公开(公告)号：CN116431535A
公开(公告)日：2023-07-14
申请号：CN202211569076.7
申请日：2022-12-08
Applicant: 三星电子株式会社
Abstract: 公开了一种加速器。电路可以处理数据以产生经处理的数据。第一层存储可以具有第一容量和第一时延。第二层存储可以具有第二容量和第二时延。第二容量可以大于第一容量，并且第二时延时间可以慢于第一时延。总线可以用于在第一层存储和第二层存储之间传送数据或经处理的数据中的至少一个。
-
公开(公告)号：CN107273042B
公开(公告)日：2021-10-08
申请号：CN201710206477.9
申请日：2017-03-31
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 一种被配置为内部地执行存储器重复删除的重复删除存储器模块，包括：哈希表存储器，用于将多个数据块存储在包括哈希表的哈希表阵列中，哈希表中的每个包括物理桶和多个虚拟桶，虚拟桶中的每个包括物理桶中的一些，物理桶中的每个包括路；地址查找表存储器(ALUTM)，包括多个指针，所述多个指针指示在物理桶中的相对应的一个物理桶中所存储的数据块中的每个的位置；和缓冲存储器，用于当哈希表阵列为满时，存储未被存储在哈希表存储器中的唯一的数据块；处理器；以及存储器，其中，存储器在其上存储有指令，该指令当由处理器执行时使得存储器模块与外部系统交换数据。
-
公开(公告)号：CN108268340A
公开(公告)日：2018-07-10
申请号：CN201810007552.3
申请日：2018-01-04
Applicant: 三星电子株式会社
CPC classification number: G06F11/1012 , G06F21/64 , G11C29/74 , G11C2029/0409 , G11C2029/0411 , G11C2029/4402 , G06F11/1048 , G11C29/42
Abstract: 在计算机存储器中执行存储器重复数据删除和单错校正双错检测(SEC-DED)的方法，所述方法包括：从存储器芯片的阵列中读取数据；基于所述数据计算至少一个散列；针对物理行ID散列中的至少一个并针对二次散列来检查一个或多个散列；确定是否检测到错误；当检测到错误时，通过一次一个地改变存储器芯片的阵列中的每一位来校正所述数据，直到没有检测到错误；其中在改变所述每一位之间，基于所改变的数据计算至少一个散列，并且将新数据的一个或多个散列与物理行ID散列中的一个或多个进行比较且与二次散列进行比较，并再次确定是否检测到错误；以及在没有检测到错误时，输出经校正的数据。
-
-
公开(公告)号：CN115309672A
公开(公告)日：2022-11-08
申请号：CN202210487493.0
申请日：2022-05-06
Applicant: 三星电子株式会社
IPC: G06F12/0882 , G06F12/0802 , G06F3/06
Abstract: 提供了一种一致性存储器系统及其操作方法。在一些实施例中，一致性存储器系统包括第一存储器设备。第一存储器设备可以包括：高速缓存一致性控制器；易失性存储器控制器；易失性存储器；非易失性存储器控制器；和非易失性存储器。第一存储器设备可以被配置为接收服务质量要求，并且响应于服务质量要求选择性地启用第一特征。
-
Patent Agency Ranking
公开(公告)号：CN114356492A
公开(公告)日：2022-04-15
申请号：CN202111186579.1
申请日：2021-10-12
Applicant: 三星电子株式会社
IPC: G06F9/455
Abstract: 一种设备可以包括：互连接口；存储器系统，包括接收第一数据的一个或多个第一类型存储器设备、接收第二数据的一个或多个第二类型存储器设备；以及加速器，被配置为使用第一数据和第二数据来执行操作。该存储器系统还可以包括高速缓存，该高速缓存被配置为高速缓存一个或多个第二类型存储器设备的第二数据。一种设备可以包括：互连接口；存储器系统，耦合到互连接口以接收数据；加速器，耦合到存储器系统；以及虚拟化逻辑，被配置为将加速器的一个或多个资源划分为一个或多个虚拟加速器，其中一个或多个虚拟加速器中的第一虚拟加速器可以被配置为对数据的第一部分执行第一操作。
-
公开(公告)号：CN113362878A
公开(公告)日：2021-09-07
申请号：CN202110243798.2
申请日：2021-03-05
Applicant: 三星电子株式会社
Inventor： K.T.马拉迪
Abstract: 提供了一种用于存储器内计算的方法和用于计算的系统。在一些实施例中，该方法包括：由第一存储器内函数电路执行第一指令，以产生作为结果的第一值，其中第一计算任务包括第二计算任务和第三计算任务，第二计算任务包括第一指令；由第一存储器内函数电路将第一值存储在第一缓冲器中；由第二存储器内函数电路从第一缓冲器读取第一值；以及由第二存储器内函数电路执行第二指令，第二指令使用第一值作为自变量，第三计算任务包括第二指令，其中：由第一存储器内函数电路将第一值存储在第一缓冲器中包括将第一值直接存储在第一缓冲器中。
-
-
公开(公告)号：CN116108881A
公开(公告)日：2023-05-12
申请号：CN202211368810.3
申请日：2022-11-03
Applicant: 三星电子株式会社
IPC: G06N3/04 , G06N3/084 , G06F18/214
Abstract: 一种用于训练神经网络的系统和方法。在一些实施例中，该系统包括计算存储设备，该计算存储设备包括后备储存。计算存储设备可以被配置为：在后备储存中存储用于神经网络嵌入操作的嵌入表；接收包括第一索引和第二索引的第一索引向量；从后备储存中检索与第一索引相对应的嵌入表的第一行以及与第二索引相对应的嵌入表的第二行；以及基于第一行和第二行来计算第一嵌入向量。
-
公开(公告)号：CN105703765A
公开(公告)日：2016-06-22
申请号：CN201510944660.X
申请日：2015-12-16
Applicant: 三星电子株式会社
IPC: H03K19/177
Abstract: 一种基于DRAM的可重构逻辑。根据一个一般方面，一种装置可以包括存储阵列，该存储阵列包括多个存储子阵列。子阵列中的至少一个可以被布置为可重构查找表。该可重构查找表可以包括：被配置为存储数据的多个存储单元；局部行译码器，被配置为基于输入信号的集合来激活存储单元的一个行或多个行；局部线选择器，被配置为基于至少一个输入信号来选择存储单元的行的子集。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.01 seconds)
