-
公开(公告)号：CN100530656C
公开(公告)日：2009-08-19
申请号：CN200510116551.5
申请日：2005-08-04
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L27/108 , H01L27/11 , H01L21/8239 , H01L21/8242 , H01L21/8244 , G11C11/412 , G11C11/413 , G11C7/00
Abstract: 本发明公开了一种半导体器件和用于布置和制造其的方法。该半导体器件包括多个反相器，其包括至少一个第一上拉晶体管和第一下拉晶体管并分别转换和输出输入信号；和多个NAND门，其包括至少两个第二上拉晶体管和第二下拉晶体管和如果至少两个输入信号的至少一个具有低电平就分别产生具有高电平的输出信号，其中至少一个第一上拉晶体管和第一下拉晶体管和至少两个第二上拉晶体管和第二下拉晶体管堆叠和布置在至少两层上。
-
公开(公告)号：CN1825591A
公开(公告)日：2006-08-30
申请号：CN200610005014.8
申请日：2006-01-18
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L27/108
CPC classification number: H01L27/0207 , H01L27/105 , H01L27/10897 , H01L27/11898
Abstract: 本发明涉及一种半导体存储器件，包括：单元区域，其包括多个单位存储单元；以及外围电路区域，所述外围电路区域包括用于操作所述多个存储单元的多个外围电路器件以及在伪电路图案区域与至少一个外围电路器件相邻地形成的至少一个操作电容器。
-
公开(公告)号：CN100587956C
公开(公告)日：2010-02-03
申请号：CN200610005014.8
申请日：2006-01-18
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L27/108
CPC classification number: H01L27/0207 , H01L27/105 , H01L27/10897 , H01L27/11898
Abstract: 本发明涉及一种半导体存储器件，包括：单元区域，其包括多个单位存储单元；以及外围电路区域，所述外围电路区域包括用于操作所述多个存储单元的多个外围电路器件以及在伪电路图案区域与至少一个外围电路器件相邻地形成的至少一个操作电容器。
-
公开(公告)号：CN1779979A
公开(公告)日：2006-05-31
申请号：CN200510116551.5
申请日：2005-08-04
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L27/108 , H01L27/11 , H01L21/8239 , H01L21/8242 , H01L21/8244 , G11C11/412 , G11C11/413 , G11C7/00
Abstract: 本发明公开了一种半导体器件和用于布置和制造其的方法。该半导体器件包括多个反相器，其包括至少一个第一上拉晶体管和第一下拉晶体管并分别转换和输出输入信号；和多个NAND门，其包括至少两个第二上拉晶体管和第二下拉晶体管和如果至少两个输入信号的至少一个具有低电平就分别产生具有高电平的输出信号，其中至少一个第一上拉晶体管和第一下拉晶体管和至少两个第二上拉晶体管和第二下拉晶体管堆叠和布置在至少两层上。
-
公开(公告)号：CN113140243A
公开(公告)日：2021-07-20
申请号：CN202011445270.5
申请日：2020-12-08
Applicant: 三星电子株式会社
IPC: G11C11/408 , G11C11/4074 , G11C7/06
Abstract: 提供了用于存储器装置的字线驱动器电路和操作其的方法。所述存储器装置包括字线驱动器电路，字线驱动器电路可使用随着命令变化的较低高电压来有利地减小晶体管上的栅极应力。所述存储器装置包括多个存储器块，响应于块选择信号将高电压或较低高电压提供给可变高电压线，并且基于所述命令将较低高电压的电平改变为低电压电平、中电压电平或高电压电平。所述存储器装置将较低高电压施加到连接到第一字线驱动信号的P型金属氧化物半导体(PMOS)晶体管的栅极，字线驱动信号驱动所述多个存储器块之中的未选择的存储器块的字线。
-
Patent Agency Ranking
公开(公告)号：CN101256825A
公开(公告)日：2008-09-03
申请号：CN200810092001.8
申请日：2008-01-08
Applicant: 三星电子株式会社
Inventor： 韩公钦
IPC: G11C7/08
CPC classification number: G11C7/065
Abstract: 一种半导体存储设备包括：存储单元阵列，包括沿行和列排列的存储单元；行解码器，选择多行中的一行并且激活所选择的行；位线读出放大器，检测并放大通过列与选择的行耦接的存储单元的数据；数据总线读出放大器，检测并放大从位线读出放大器中输出的数据；和控制逻辑块，在读操作中启动所述位线和数据总线读出放大器，在预定时间段中以半锁存类型模式操作该数据总线读出放大器，以及在该预定时间段之后以全锁存类型模式操作该数据总线读出放大器。
-
公开(公告)号：CN101256825B
公开(公告)日：2013-01-02
申请号：CN200810092001.8
申请日：2008-01-08
Applicant: 三星电子株式会社
Inventor： 韩公钦
IPC: G11C7/08
CPC classification number: G11C7/065
Abstract: 一种半导体存储设备包括：存储单元阵列，包括沿行和列排列的存储单元；行解码器，选择多行中的一行并且激活所选择的行；位线读出放大器，检测并放大通过列与选择的行耦接的存储单元的数据；数据总线读出放大器，检测并放大从位线读出放大器中输出的数据；和控制逻辑块，在读操作中启动所述位线和数据总线读出放大器，在预定时间段中以半锁存类型模式操作该数据总线读出放大器，以及在该预定时间段之后以全锁存类型模式操作该数据总线读出放大器。
-
公开(公告)号：CN1716447B
公开(公告)日：2011-09-28
申请号：CN200510077925.7
申请日：2005-06-15
Applicant: 三星电子株式会社
IPC: G11C11/413 , G11C7/00
CPC classification number: G11C11/417 , G11C5/147
Abstract: 提供了一种具有低功耗的半导体存储器件，其具有与多个位线对和多个字线相连接的存储单元阵列，以执行数据的读取或写入操作。所述器件包括用于供给第一电源电压的第一电源。而且，第二电源供给具有比第一电源电压低的电压电平的第二电源电压。此外，所述器件还包括标准地线。提升接地电路提供具有比标准地线的电压电平高的电压电平的提升接地电压。第一电力电路与第一电源和标准地线相连接，并响应于第一电源电压而工作。第二电力电路与第二电源和提升接地电路相连接，并响应于第二电源电压而工作。从而，可以降低功率和芯片尺寸。
-
公开(公告)号：CN101009135A
公开(公告)日：2007-08-01
申请号：CN200710007727.2
申请日：2007-01-29
Applicant: 三星电子株式会社
IPC: G11C11/413
CPC classification number: G11C11/413
Abstract: 一种增强的半导体存储装置，其能够消除或最小化由不同位线对中的位线之间的电容性电压耦合引起的单元数据翻转现象。每个存储器单元被连接到字线并且位于位线对之间。第一预充电和均衡电路被连接到第一位线对，而第二预充电和均衡电路被连接到相邻的第二位线对。第一和第二预充电和均衡电路在不同的时间被独立地激活，以便减少在不同位线对中的相邻位线之间的电压耦合，从而最小化或消除由位线之间的电压耦合引起的相邻存储器单元的单元数据翻转现象。
-
公开(公告)号：CN1716447A
公开(公告)日：2006-01-04
申请号：CN200510077925.7
申请日：2005-06-15
Applicant: 三星电子株式会社
IPC: G11C11/413 , G11C7/00
CPC classification number: G11C11/417 , G11C5/147
Abstract: 提供了一种具有低功耗的半导体存储器件，其具有与多个位线对和多个字线相连接的存储单元阵列，以执行数据的读取或写入操作。所述器件包括用于供给第一电源电压的第一电源。而且，第二电源供给具有比第一电源电压低的电压电平的第二电源电压。此外，所述器件还包括标准地线。提升接地电路提供具有比标准地线的电压电平高的电压电平的提升接地电压。第一电力电路与第一电源和标准地线相连接，并响应于第一电源电压而工作。第二电力电路与第二电源和提升接地电路相连接，并响应于第二电源电压而工作。从而，可以降低功率和芯片尺寸。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.019 seconds)
