-
公开(公告)号：CN101004945A
公开(公告)日：2007-07-25
申请号：CN200710002256.6
申请日：2007-01-17
Applicant: 三星电子株式会社
CPC classification number: G11C7/02 , G11C7/08 , G11C11/4091 , G11C11/413 , G11C2211/4016
Abstract: 一种用于使能半导体存储器件中的感应放大器的电路，该电路包括：延迟单元，用于在响应于延迟控制信号而延迟感应放大器使能信号之后，输出延迟的感应放大器使能信号作为感应放大器使能延迟信号；以及延迟控制单元，用于通过接收具有温度降低相关特性的基准信号，控制延迟控制信号的强度。当在绝缘体上硅上形成存储单元并且在体硅层上形成感应放大器使能电路时，可以通过调整根据温度降低的感应放大器使能信号的延迟，增加感应时间的长度。此外，可以平滑地调整感应放大器中的使能时间点，并且可以通过减少在感应放大器的感应失效的出现，减小半导体存储器件中的操作失效的几率。
-
公开(公告)号：CN1811987A
公开(公告)日：2006-08-02
申请号：CN200610006114.2
申请日：2006-01-16
Applicant: 三星电子株式会社
IPC: G11C11/419 , G11C7/12
CPC classification number: G11C7/12 , G11C11/413 , G11C2207/002 , G11C2207/005
Abstract: 提供了一种位线电压供应电路，用于减小从位线流到存储器元件的泄漏电流，而基本上不恶化半导体存储器装置的性能。位线电压开关响应于第一开关控制信号而将第一电源电压施加到位线对，并且响应于第二开关控制信号而将其电压低于第一电源电压的第二电源电压施加到该位线对。位线电压控制器控制第一和第二开关控制信号，使得在待机模式期间将第二电源电压供应到位线对，并且当在预定的时间段内，半导体存储器装置从待机模式变至工作模式时，将第一电源电压供应到该位线对。
-
公开(公告)号：CN1811986A
公开(公告)日：2006-08-02
申请号：CN200610004969.1
申请日：2006-01-12
Applicant: 三星电子株式会社
Inventor： 朴哲成
IPC: G11C11/417 , G11C11/419 , G11C7/12
CPC classification number: G11C11/417 , G11C5/147
Abstract: 一种半导体存储器装置中的电源(电压)开关电路，能够减小待机工作模式中的漏泄电流，并且缩短待机模式被切换到工作模式时的唤醒时间。该电源(电压)开关电路包括第一、第二和第三电源开关，分别响应于第一、第二或第三被施加开关控制信号，选择性地输出动态选择的第一、第二和第三电源电压之一作为元件电源电压。第二电源电压高于第一电源电压，第三电源电压低于第一电源电压。元件电源控制单元控制第一、第二和第三开关控制信号的状态，使得在待机状态中以第三(最低)电源电压施加元件电源电压，并且在待机状态被切换到工作状态时，在预定义的时间段内，以第二(最高)电源电压供应元件电源电压，然后以第一电源电压供应元件电源电压。
-
公开(公告)号：CN102800354A
公开(公告)日：2012-11-28
申请号：CN201210169814.9
申请日：2012-05-28
Applicant: 三星电子株式会社
IPC: G11C11/408 , G11C11/418 , G11C11/56
CPC classification number: G06F3/061 , G06F3/0659 , G06F3/0688 , G11C7/10 , G11C8/10 , G11C11/56 , G11C11/5607 , G11C11/5621 , G11C11/565 , G11C11/5678 , G11C11/5685 , G11C2211/5641 , G11C2213/71
Abstract: 本发明提供一种存储器芯片、存储器系统以及访问该存储器芯片的方法。该存储器芯片包括衬底、第一存储单元以及第二存储单元。第一存储单元包括多个第一存储元件并且可以具有2n的第一存储容量。所述多个第一存储元件可以被配置为响应于第一选择信号而激活。第二存储单元包括多个第二存储元件并且可以具有2n+1的第二存储容量。所述多个第二存储器元件可以被配置为响应于第二选择信号而激活。
-
公开(公告)号：CN1811986B
公开(公告)日：2011-11-09
申请号：CN200610004969.1
申请日：2006-01-12
Applicant: 三星电子株式会社
Inventor： 朴哲成
IPC: G11C11/417 , G11C11/419 , G11C7/12
CPC classification number: G11C11/417 , G11C5/147
Abstract: 一种半导体存储器装置中的电源(电压)开关电路，能够减小待机工作模式中的漏泄电流，并且缩短待机模式被切换到工作模式时的唤醒时间。该电源(电压)开关电路包括第一、第二和第三电源开关，分别响应于第一、第二或第三被施加开关控制信号，选择性地输出动态选择的第一、第二和第三电源电压之一作为元件电源电压。第二电源电压高于第一电源电压，第三电源电压低于第一电源电压。元件电源控制单元控制第一、第二和第三开关控制信号的状态，使得在待机状态中以第三(最低)电源电压施加元件电源电压，并且在待机状态被切换到工作状态时，在预定义的时间段内，以第二(最高)电源电压供应元件电源电压，然后以第一电源电压供应元件电源电压。
-
Patent Agency Ranking
公开(公告)号：CN101009135A
公开(公告)日：2007-08-01
申请号：CN200710007727.2
申请日：2007-01-29
Applicant: 三星电子株式会社
IPC: G11C11/413
CPC classification number: G11C11/413
Abstract: 一种增强的半导体存储装置，其能够消除或最小化由不同位线对中的位线之间的电容性电压耦合引起的单元数据翻转现象。每个存储器单元被连接到字线并且位于位线对之间。第一预充电和均衡电路被连接到第一位线对，而第二预充电和均衡电路被连接到相邻的第二位线对。第一和第二预充电和均衡电路在不同的时间被独立地激活，以便减少在不同位线对中的相邻位线之间的电压耦合，从而最小化或消除由位线之间的电压耦合引起的相邻存储器单元的单元数据翻转现象。
-
公开(公告)号：CN101004945B
公开(公告)日：2011-04-27
申请号：CN200710002256.6
申请日：2007-01-17
Applicant: 三星电子株式会社
CPC classification number: G11C7/02 , G11C7/08 , G11C11/4091 , G11C11/413 , G11C2211/4016
Abstract: 一种用于使能半导体存储器件中的感应放大器的电路，该电路包括：延迟单元，用于在响应于延迟控制信号而延迟感应放大器使能信号之后，输出延迟的感应放大器使能信号作为感应放大器使能延迟信号；以及延迟控制单元，用于通过接收具有温度降低相关特性的基准信号，控制延迟控制信号的强度。当在绝缘体上硅上形成存储单元并且在体硅层上形成感应放大器使能电路时，可以通过调整根据温度降低的感应放大器使能信号的延迟，增加感应时间的长度。此外，可以平滑地调整感应放大器中的使能时间点，并且可以通过减少在感应放大器的感应失效的出现，减小半导体存储器件中的操作失效的几率。
-
公开(公告)号：CN100505097C
公开(公告)日：2009-06-24
申请号：CN03148784.X
申请日：2003-06-26
Applicant: 三星电子株式会社
Inventor： 朴哲成
IPC: G11C15/04
CPC classification number: G11C15/04
Abstract: 一带单元阵列的内容可寻址存储单元及方法。每个单元包括存储数据位及其补码并具有输送数据位及其补码的一对位线的主存储单元；具有一对比较线和输出节点的比较电路，连到主存储单元，将数据位及其补码与相应比较线比较，输出节点输出比较信号；连到比较电路输出节点、匹配输入线和匹配输出线的匹配电路，据比较信号将匹配输入线连到匹配输出线；屏蔽存储单元，存储和输出屏蔽数据；连到匹配电路、匹配输入线和匹配输出线的屏蔽电路，据屏蔽数据屏蔽比较信号或将匹配输入线连到匹配输出线。在屏蔽数据为“0”的屏蔽状态时，匹配输入线连到匹配输出线与比较信号无关，当屏蔽数据为“1”的非屏蔽状态时，据比较信号将匹配输入线连接到匹配输出线。
-
公开(公告)号：CN1489153A
公开(公告)日：2004-04-14
申请号：CN03155508.X
申请日：2003-07-26
Applicant: 三星电子株式会社
CPC classification number: G11C7/1012 , G11C7/06 , G11C7/1045 , G11C11/4076 , G11C11/408 , G11C11/4087 , G11C11/4097
Abstract: 本发明涉及具有9的倍数位的数据输入/输出结构的半导体存储装置。该存储装置具有多个存储器阵列，在一个实施例中，具有奇数个存储器阵列。该阵列被划分成块，而该块被划分为段。一控制电路将控制信号提供给该存储器阵列，以便向该存储装置输入和/或从该存储装置中输出9的倍数位的数据。该数据位同时输入或输出，而不需要采用多路复用电路。从而减少了耗电量并且提高了存储器的处理速度。本发明还提供在半导体装置中处理数据的方法。
-
公开(公告)号：CN1811987B
公开(公告)日：2011-05-18
申请号：CN200610006114.2
申请日：2006-01-16
Applicant: 三星电子株式会社
IPC: G11C11/419 , G11C7/12
CPC classification number: G11C7/12 , G11C11/413 , G11C2207/002 , G11C2207/005
Abstract: 提供了一种位线电压供应电路，用于减小从位线流到存储器元件的泄漏电流，而基本上不恶化半导体存储器装置的性能。位线电压开关响应于第一开关控制信号而将第一电源电压施加到位线对，并且响应于第二开关控制信号而将其电压低于第一电源电压的第二电源电压施加到该位线对。位线电压控制器控制第一和第二开关控制信号，使得在待机模式期间将第二电源电压供应到位线对，并且当在预定的时间段内，半导体存储器装置从待机模式变至工作模式时，将第一电源电压供应到该位线对。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.019 seconds)
