公开(公告)号：CN119230528A

公开(公告)日：2024-12-31

申请号：CN202410817885.8

申请日：2024-06-24

Applicant: 三星电子株式会社

Inventor： 白承惠 ,  金正贤 ,  姜铉在 ,  金一焕 ,  金钟寿 ,  朴荣植 ,  李武䦫 ,  赵相浩

IPC: H01L23/544 ,  H01L21/66

Abstract: 一种半导体装置包括：半导体衬底；第一测试图案，其设置在半导体衬底上；以及第二测试图案，其与第一测试图案相邻。第一测试图案包括重叠图案，并且第二测试图案包括测试元件组。

公开(公告)号：CN107026074B

公开(公告)日：2021-07-13

申请号：CN201610915853.7

申请日：2016-10-20

Applicant: 三星电子株式会社

Inventor： 金钟寿

IPC: H01L21/027 ,  H01L21/033 ,  H01L23/544

Abstract: 本公开涉及制造半导体器件的方法。一种制造半导体器件的方法被提供如下。目标层被形成。硬掩模层形成在目标层上。硬掩模层被图案化以形成包括第一掩模图案和台地形掩模图案的叠加掩模图案。第一掩模图案围绕台地形掩模图案。第一掩模图案与台地形掩模图案间隔开。目标层利用叠加掩模图案被图案化，以形成冗余鳍和台地形叠加标记。冗余鳍被去除。

公开(公告)号：CN108305894B

公开(公告)日：2023-05-02

申请号：CN201810033460.2

申请日：2018-01-12

Applicant: 三星电子株式会社

Inventor： 金钟寿

IPC: H01L29/41 ,  H01L21/336 ,  H01L29/78

Abstract: 一种半导体器件包括衬底和在衬底上形成的第一源极/漏极区。所述半导体器件还包括在第一源极/漏极区上形成的沟道以及在所述沟道上形成的第二源极/漏极区。所述半导体器件还包括在所述沟道的外表面上形成的栅电极以及在所述衬底上形成的金属焊盘。所述金属焊盘的上表面的高度与所述栅电极的上表面的长度相同。

公开(公告)号：CN107026074A

公开(公告)日：2017-08-08

申请号：CN201610915853.7

申请日：2016-10-20

Applicant: 三星电子株式会社

Inventor： 金钟寿

IPC: H01L21/027 ,  H01L21/033 ,  H01L23/544

CPC classification number: H01L21/823431 ,  H01L21/02532 ,  H01L21/3081 ,  H01L21/3086 ,  H01L21/31051 ,  H01L21/31111 ,  H01L21/32139 ,  H01L21/823437 ,  H01L23/544 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L21/027 ,  H01L21/033

Abstract: 本公开涉及制造半导体器件的方法。一种制造半导体器件的方法被提供如下。目标层被形成。硬掩模层形成在目标层上。硬掩模层被图案化以形成包括第一掩模图案和台地形掩模图案的叠加掩模图案。第一掩模图案围绕台地形掩模图案。第一掩模图案与台地形掩模图案间隔开。目标层利用叠加掩模图案被图案化，以形成冗余鳍和台地形叠加标记。冗余鳍被去除。

公开(公告)号：CN116613144A

公开(公告)日：2023-08-18

申请号：CN202310105816.X

申请日：2023-02-13

Applicant: 三星电子株式会社

Inventor： 金正贤 ,  金相辰 ,  金二权 ,  朴晟植 ,  金钟寿 ,  朴荣植 ,  李珍成 ,  朱惠卿

IPC: H01L23/544 ,  G03F7/20

Abstract: 一种半导体器件包括：基板，包括套刻标记区域；以及在套刻标记区域上的多个标记图案。所述多个标记图案包括第一标记图案、第二标记图案、第三标记图案、第四标记图案、第五标记图案、第六标记图案和第七标记图案。第二标记图案至第七标记图案被排列为在顺时针方向上围绕第一标记图案并具有形成六边形形状的中心点。

公开(公告)号：CN108305894A

公开(公告)日：2018-07-20

申请号：CN201810033460.2

申请日：2018-01-12

Applicant: 三星电子株式会社

Inventor： 金钟寿

IPC: H01L29/41 ,  H01L21/336 ,  H01L29/78

Abstract: 一种半导体器件包括衬底和在衬底上形成的第一源极/漏极区。所述半导体器件还包括在第一源极/漏极区上形成的沟道以及在所述沟道上形成的第二源极/漏极区。所述半导体器件还包括在所述沟道的外表面上形成的栅电极以及在所述衬底上形成的金属焊盘。所述金属焊盘的上表面的高度与所述栅电极的上表面的长度相同。