-
公开(公告)号：CN103426467B
公开(公告)日：2018-07-10
申请号：CN201310177482.3
申请日：2013-05-14
Applicant: 三星电子株式会社
IPC: G11C11/4063
CPC classification number: G11C11/403 , G11C11/40615 , G11C11/40622
Abstract: 提供了一种存储装置、存储系统、及其操作方法。一种操作包括多个存储单元的存储装置的方法，所述多个存储单元包括第一存储单元和与所述第一存储单元相邻的第二存储单元，所述方法包括：每次访问所述第一存储单元时，对所述第二存储单元的干扰值进行计数；基于计数来更新所述第二存储单元的干扰计数值；基于所述第二存储单元的干扰计数值、期望的阈值、和最大干扰计数值来调整刷新调度；以及当所述第二存储单元根据调整的刷新调度而被刷新时，复位所述第二存储单元的干扰计数值和最大干扰计数值。
-
公开(公告)号：CN112018102A
公开(公告)日：2020-12-01
申请号：CN202010013403.5
申请日：2020-01-07
Applicant: 三星电子株式会社
IPC: H01L25/18 , H01L25/065
Abstract: 公开了一种半导体封装件，该半导体封装件包括：逻辑裸片，安装在中间基底上；以及存储器堆叠结构，与逻辑裸片并排设置。存储器堆叠结构包括：缓冲裸片，安装在中间基底上；以及多个存储器裸片，堆叠在缓冲裸片上。缓冲裸片具有面对中间基底的第一表面和面对所述多个存储器裸片的第二表面。第二表面上的数据端子的数量大于第一表面上的连接端子的数量。
-
公开(公告)号：CN109560078B
公开(公告)日：2023-10-03
申请号：CN201810826611.X
申请日：2018-07-25
Applicant: 三星电子株式会社
IPC: G06F15/78 , G11C16/00 , H01L25/18 , H01L23/48 , H01L23/528
Abstract: 一种堆叠式存储器装置包括：逻辑半导体裸片；多个存储器半导体裸片，与所述逻辑半导体裸片堆叠在一起，其中所述存储器半导体裸片中的每一者包括存储器集成电路且所述存储器半导体裸片中的一者或多者是包括计算单元的计算半导体裸片；以及硅通孔，对所述逻辑半导体裸片与所述多个存储器半导体裸片进行电连接；其中所述计算单元中的每一者被配置成基于广播数据及内部数据实行计算并产生计算结果数据，其中所述广播数据通过所述硅通孔被共同地提供到所述多个计算半导体裸片，且所述内部数据是分别从所述多个计算半导体裸片的所述存储器集成电路读取。也提供一种存储器系统和操作方法。
-
公开(公告)号：CN109560078A
公开(公告)日：2019-04-02
申请号：CN201810826611.X
申请日：2018-07-25
Applicant: 三星电子株式会社
IPC: H01L25/18 , H01L23/48 , H01L23/528
Abstract: 一种堆叠式存储器装置包括：逻辑半导体裸片；多个存储器半导体裸片，与所述逻辑半导体裸片堆叠在一起，其中所述存储器半导体裸片中的每一者包括存储器集成电路且所述存储器半导体裸片中的一者或多者是包括计算单元的计算半导体裸片；以及硅通孔，对所述逻辑半导体裸片与所述多个存储器半导体裸片进行电连接；其中所述计算单元中的每一者被配置成基于广播数据及内部数据实行计算并产生计算结果数据，其中所述广播数据通过所述硅通孔被共同地提供到所述多个计算半导体裸片，且所述内部数据是分别从所述多个计算半导体裸片的所述存储器集成电路读取。也提供一种存储器系统和操作方法。
-
公开(公告)号：CN110322912B
公开(公告)日：2024-06-04
申请号：CN201910249322.2
申请日：2019-03-29
Applicant: 三星电子株式会社
IPC: G11C7/22
Abstract: 公开了一种使用通过TSV发送的控制信号对数据进行采样的存储器装置。所述存储器装置的存储器裸片包括：第一先进先出(FIFO)电路，对从存储器单元阵列输出的数据进行采样，并基于从缓冲器裸片发送的控制信号通过第一硅通孔将数据输出至缓冲器裸片。所述存储器装置的缓冲器裸片包括：第二FIFO电路，基于通过第二硅通孔从存储器裸片发送的控制信号来对从第一FIFO单元输出的数据进行采样；校准电路，基于从缓冲器裸片到第一FIFO电路以及从第一FIFO电路到第二FIFO电路的路径的延迟来生成延迟码；以及延迟控制电路，基于读取命令和延迟码生成通过第三硅通孔发送至存储器裸片的控制信号。
-
Patent Agency Ranking
公开(公告)号：CN109585400B
公开(公告)日：2024-04-26
申请号：CN201811097297.2
申请日：2018-09-17
Applicant: 三星电子株式会社
Abstract: 提供了一种堆叠半导体装置、系统及在半导体装置中传输信号的方法。一种堆叠半导体装置，其包括：多个半导体裸片，其沿第一方向堆叠；M个数据路径，其电连接所述多个半导体裸片，一个数据路径包括一个或更多个穿硅通孔，其中，M是正整数；发送电路，其包括M个串行化单元，所述M个串行化单元被配置为将P个发送信号串行化为M个串行信号，并且将所述M个串行信号分别输出到所述M个数据路径，其中，P为大于M的正整数；以及接收电路，其包括M个并行化单元，所述M个并行化单元被配置为从所述M个数据路径接收所述M个串行信号，并且将所述M个串行信号并行化为与所述P个发送信号相对应的P个接收信号。
-
公开(公告)号：CN109585400A
公开(公告)日：2019-04-05
申请号：CN201811097297.2
申请日：2018-09-17
Applicant: 三星电子株式会社
Abstract: 提供了一种堆叠半导体装置、系统及在半导体装置中传输信号的方法。一种堆叠半导体装置，其包括：多个半导体裸片，其沿第一方向堆叠；M个数据路径，其电连接所述多个半导体裸片，一个数据路径包括一个或更多个穿硅通孔，其中，M是正整数；发送电路，其包括M个串行化单元，所述M个串行化单元被配置为将P个发送信号串行化为M个串行信号，并且将所述M个串行信号分别输出到所述M个数据路径，其中，P为大于M的正整数；以及接收电路，其包括M个并行化单元，所述M个并行化单元被配置为从所述M个数据路径接收所述M个串行信号，并且将所述M个串行信号并行化为与所述P个发送信号相对应的P个接收信号。
-
公开(公告)号：CN103578526B
公开(公告)日：2018-02-02
申请号：CN201310325887.7
申请日：2013-07-30
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/4063
CPC classification number: G11C11/40615 , G11C11/40611 , G11C11/40618 , G11C11/40626 , G11C11/4063 , G11C29/50016
Abstract: 本发明公开了刷新地址产生器、存储器装置以及刷新存储器装置的方法。刷新地址产生器包括刷新序列缓冲器和刷新地址产生单元。所述刷新序列缓冲器存储多个存储器组的序列，每个存储器组包括多个存储器单元行。所述刷新地址产生单元响应于刷新信号根据存储在所述刷新序列缓冲器中的存储器组的所述序列来产生多个刷新行地址。
-
公开(公告)号：CN103578526A
公开(公告)日：2014-02-12
申请号：CN201310325887.7
申请日：2013-07-30
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/4063
CPC classification number: G11C11/40615 , G11C11/40611 , G11C11/40618 , G11C11/40626 , G11C11/4063 , G11C29/50016
Abstract: 本发明公开了刷新地址产生器、存储器装置以及刷新存储器装置的方法。刷新地址产生器包括刷新序列缓冲器和刷新地址产生单元。所述刷新序列缓冲器存储多个存储器组的序列，每个存储器组包括多个存储器单元行。所述刷新地址产生单元响应于刷新信号根据存储在所述刷新序列缓冲器中的存储器组的所述序列来产生多个刷新行地址。
-
公开(公告)号：CN110322912A
公开(公告)日：2019-10-11
申请号：CN201910249322.2
申请日：2019-03-29
Applicant: 三星电子株式会社
IPC: G11C7/22
Abstract: 公开了一种使用通过TSV发送的控制信号对数据进行采样的存储器装置。所述存储器装置的存储器裸片包括：第一先进先出(FIFO)电路，对从存储器单元阵列输出的数据进行采样，并基于从缓冲器裸片发送的控制信号通过第一硅通孔将数据输出至缓冲器裸片。所述存储器装置的缓冲器裸片包括：第二FIFO电路，基于通过第二硅通孔从存储器裸片发送的控制信号来对从第一FIFO单元输出的数据进行采样；校准电路，基于从缓冲器裸片到第一FIFO电路以及从第一FIFO电路到第二FIFO电路的路径的延迟来生成延迟码；以及延迟控制电路，基于读取命令和延迟码生成通过第三硅通孔发送至存储器裸片的控制信号。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.032 seconds)
