-
公开(公告)号:CN117096158A
公开(公告)日:2023-11-21
申请号:CN202310422743.7
申请日:2023-04-19
Applicant: 三星电子株式会社 , 崇实大学校产学协力团
Abstract: 公开了驱动电路板、电子装置和制造电子装置的方法。驱动电路板包括:多个驱动电极区域,在驱动电路板的表面上;多个驱动电极,在所述多个驱动电极区域中的每个上对称地布置;以及驱动电路,电连接到所述多个驱动电极中的至少一个,其中所述多个驱动电极包括不连接到驱动电路的至少一个虚设电极。
-
公开(公告)号:CN108234088B
公开(公告)日:2021-07-02
申请号:CN201710823534.8
申请日:2017-09-13
Applicant: 三星电子株式会社
Abstract: 本发明提供一种执行混合自动重传请求处理的调制解调器芯片及调制解调器芯片的操作方法,可降低功耗且可改善混合自动重传请求数据存取性能。一种调制解调器芯片用于接收包括多个码块单元的码字单元的数据,所述调制解调器芯片包括:混合自动重传请求控制器,用于基于码字单元的错误检测结果来控制要保存在外部存储器中的码字单元的混合自动重传请求数据;混合自动重传请求移动器,用于通过总线接口将所述码字单元的所述混合自动重传请求数据保存在所述外部存储器中或从所述外部存储器提取所述码字单元的所述混合自动重传请求数据;以及混合自动重传请求组合器,用于将重新传输数据与从所述外部存储器提取的所述混合自动重传请求数据进行组合。
-
公开(公告)号:CN101339726A
公开(公告)日:2009-01-07
申请号:CN200810127289.8
申请日:2008-07-03
Applicant: 三星电子株式会社
IPC: G09G3/20 , H03K19/0185 , H01L27/088 , H01L23/522
CPC classification number: G09G3/2965 , G09G3/293 , G09G3/296 , G09G2330/021 , G09G2330/028
Abstract: 本发明提供一种寻址驱动器,其包括能量恢复电路和连接到能量恢复电路的输出级。输出级连接到能量恢复电路并且由上拉MOS晶体管和下拉MOS晶体管形成。上拉MOS晶体管的源端连接到能量恢复电路,并且上拉MOS晶体管的体端连接到为上拉MOS晶体管的源端和体端之间提供反向偏压的结点。本发明也提供采用该寻址驱动器的显示装置以及制作寻找驱动器的方法。
-
公开(公告)号:CN108234088A
公开(公告)日:2018-06-29
申请号:CN201710823534.8
申请日:2017-09-13
Applicant: 三星电子株式会社
CPC classification number: H04L1/1812 , H04B1/38 , H04L43/16 , H04L69/324 , H04L1/004 , H04L1/0061 , H04L1/1835 , H04L1/1874
Abstract: 本发明提供一种执行混合自动重传请求处理的调制解调器芯片及调制解调器芯片的操作方法,可降低功耗且可改善混合自动重传请求数据存取性能。一种调制解调器芯片用于接收包括多个码块单元的码字单元的数据,所述调制解调器芯片包括:混合自动重传请求控制器,用于基于码字单元的错误检测结果来控制要保存在外部存储器中的码字单元的混合自动重传请求数据;混合自动重传请求移动器,用于通过总线接口将所述码字单元的所述混合自动重传请求数据保存在所述外部存储器中或从所述外部存储器提取所述码字单元的所述混合自动重传请求数据;以及混合自动重传请求组合器,用于将重新传输数据与从所述外部存储器提取的所述混合自动重传请求数据进行组合。
-
公开(公告)号:CN1862832A
公开(公告)日:2006-11-15
申请号:CN200610082733.X
申请日:2006-05-15
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L27/088 , H01L21/336 , H01L21/8234
CPC classification number: H01L27/0922 , H01L21/823814 , H01L21/82385 , H01L21/823857 , H01L29/66606 , H01L29/7836
Abstract: 提供了一种高压半导体器件以及制造该高压半导体器件的方法。例如,对上述器件和方法而言,通过掺入第一杂质在半导体衬底中形成具有第一深度的漂移区。漂移区彼此隔开以在漂移区之间界定沟道区。通过掺杂第二杂质在所述漂移区的第一部分形成具有第二深度的源极/漏极区。通过掺杂第三杂质在与所述源极/漏极区相邻的漂移区的第二部分形成具有第三深度的杂质积累区。在半导体衬底上形成栅极绝缘层图案以部分地暴露源极/漏极区。在沟道区所处的栅极绝缘层图案的一部分上形成栅极导电层图案。在栅极结构和栅极绝缘层图案上形成能够防止电流迅速增大的缓冲层。
-
-
-
-