公开(公告)号：CN118841404A

公开(公告)日：2024-10-25

申请号：CN202311458419.7

申请日：2023-11-02

Applicant: 三星电子株式会社

Inventor： 姜德昇 ,  权相德 ,  金奇范

IPC: H01L23/64 ,  H01L23/528 ,  H01L23/522 ,  H01L21/768 ,  H10N97/00

Abstract: 一种半导体器件可以包括：半导体衬底；沟道图案，在半导体衬底的第一表面上；源/漏图案，在半导体衬底的第一表面上并且在沟道图案的两侧上；接触电极，电连接到源/漏图案；下布线结构，在半导体衬底的第二表面上；以及通孔，贯穿半导体衬底，并且将接触电极和下布线结构彼此连接。下布线结构可以包括连接到第一电压的第一金属线、连接到第二电压的第二金属线、以及与第一金属线和第二金属线之一电连接的辅助电极。辅助电极可以与第一金属线和第二金属线中的另一金属线重叠并与其绝缘。

公开(公告)号：CN116779612A

公开(公告)日：2023-09-19

申请号：CN202211650576.3

申请日：2022-12-21

Applicant: 三星电子株式会社

Inventor： 赵槿汇 ,  姜明吉 ,  金奇范 ,  金洞院

IPC: H01L27/092 ,  H01L21/8238

Abstract: 公开了半导体器件。所述半导体器件包括：有源区，在基底上；源极/漏极图案，在有源区上；沟道图案，在有源区上并且连接到源极/漏极图案，每个沟道图案包括垂直堆叠以彼此间隔开的多个半导体图案；栅电极，分别在沟道图案上，在第一方向上延伸并且彼此平行；以及有源接触件，分别电连接到源极/漏极图案。第一有源接触件的底表面位于第一水平处，并且第二有源接触件的底表面位于高于第一水平的第二水平处。第三有源接触件的底表面位于高于第二水平的第三水平处。

公开(公告)号：CN115995482A

公开(公告)日：2023-04-21

申请号：CN202211284753.0

申请日：2022-10-17

Applicant: 三星电子株式会社

Inventor： 赵槿汇 ,  金奇范 ,  姜明吉 ,  金洞院

IPC: H01L29/06 ,  H01L29/78 ,  H01L27/088 ,  H01L27/092

Abstract: 本发明提供一种半导体器件，该半导体器件包括基板、在基板上的有源鳍和在有源鳍上的晶体管。该晶体管包括依次堆叠的下沟道层、中间沟道层和上沟道层以及栅极结构，该栅极结构横跨有源鳍，分别围绕沟道层并包括栅极电介质和栅电极。栅电极包括在有源鳍和下沟道层之间的下电极部分、在下沟道层和中间沟道层之间的中间电极部分、以及在中间沟道层和上沟道层之间的上电极部分。栅电极包括功函数调节金属元素，在下电极部分中的功函数调节金属元素的含量不同于在中间电极部分和上电极部分中的每个中的功函数调节金属元素的含量。

公开(公告)号：CN119947170A

公开(公告)日：2025-05-06

申请号：CN202410510820.9

申请日：2024-04-25

Applicant: 三星电子株式会社

Inventor： 姜德升 ,  权相德 ,  金奇范

IPC: H10D30/60 ,  H10D30/62 ,  H10D62/10 ,  H10D64/20 ,  H10D64/68

Abstract: 半导体器件可以包括：第一、第二和第三源/漏图案，第一和第三源/漏图案之间的半导体图案，与半导体图案接触的栅极介电层，与栅极介电层接触的栅电极，位于第一和第二源/漏图案之间的阻挡半导体图案，与阻挡半导体图案接触的阻挡介电层，以及与阻挡介电层接触的阻挡电极。阻挡介电层可以包括与第一源/漏图案和第二源/漏图案接触的第一层，与阻挡电极接触的第二层以及位于第一层和第二层之间的第三层。第三层的介电材料可以不同于第一层和第二层的介电材料。

公开(公告)号：CN119521789A

公开(公告)日：2025-02-25

申请号：CN202411039919.1

申请日：2024-07-31

Applicant: 三星电子株式会社

Inventor： 姜德昇 ,  权相德 ,  金奇范 ,  李昇宰

IPC: H10D89/60 ,  H10D84/40 ,  H10D8/00 ,  H10D84/03

Abstract: 一种集成电路器件，包括：衬底，包括第一表面和与第一表面相对的第二表面；以及二极管结构，包括：上半导体层，设置在衬底的第一表面上，并且包括第一导电类型的第一掺杂剂；下半导体层，设置在衬底的第二表面上，并且包括与第一导电类型不同的第二导电类型的第二掺杂剂；第一阱区，设置在衬底的位于上半导体层与下半导体层之间的部分中，其中，第一阱区与上半导体层或下半导体层接触。

公开(公告)号：CN118969794A

公开(公告)日：2024-11-15

申请号：CN202410173494.7

申请日：2024-02-07

Applicant: 三星电子株式会社

Inventor： 姜德昇 ,  权相德 ,  金奇范

IPC: H01L27/088 ,  H01L27/092 ,  H01L29/06 ,  H01L29/423

Abstract: 提供了一种集成电路装置。所述集成电路装置包括：基底，包括彼此相对的第一表面和第二表面；鳍型有源区域，在第一方向上从基底的第一表面延伸；沟道结构，在鳍型有源区域的上表面上，并且包括沟道区域；源极/漏极区域，在鳍型有源区域的上表面上；栅极线，在基底上沿着垂直于第一方向的第二方向延伸，设置在基底上，并且围绕沟道结构；以及隔离结构，竖直穿过基底和鳍型有源区域，并且位于源极/漏极区域的一侧，其中，沟道结构、源极/漏极区域和隔离结构在第一方向上顺序地布置。