-
公开(公告)号:CN1776513B
公开(公告)日:2012-07-04
申请号:CN200510125432.6
申请日:2005-11-17
Applicant: 三星电子株式会社
IPC: G02F1/1368 , H01L29/786 , H01L21/027
CPC classification number: H01L27/1214 , H01L27/1225 , H01L27/124
Abstract: 本发明提供了一种薄膜晶体管阵列面板,该面板包括:绝缘基板;形成在所述绝缘基板上的栅极线;形成在所述栅极线上的栅极绝缘层;形成在所述栅极绝缘层上的漏电极和具有源电极的数据线,所述漏电极与所述源电极相邻,其间具有间隙;以及,耦合到所述漏电极上的象素电极,其中所述栅极线、所述数据线和所述漏电极中的至少一个包括第一导电层和第二导电层,所述第一导电层包括导电氧化物,所述第二导电层包括铜(Cu)。
-
公开(公告)号:CN100562998C
公开(公告)日:2009-11-25
申请号:CN200610098778.6
申请日:2006-07-14
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L27/12 , H01L21/768 , H01L21/84
CPC classification number: H01L29/4908 , G02F2001/13629 , G02F2001/136295 , H01L23/53238 , H01L27/12 , H01L27/124 , H01L29/458 , H01L2924/0002 , H01L2924/12044 , H01L2924/00
Abstract: 提供了一种布线结构、一种形成布线的方法、一种薄膜晶体管(TFT)基板、以及一种TFT基板的制造方法。布线结构包括设置在下部结构上的阻挡层、设置在阻挡层上的包括铜或铜合金的铜导电层、设置在铜导电层上的包括氮化铜的中间层、以及设置在中间层上的覆盖层。
-
公开(公告)号:CN1917202A
公开(公告)日:2007-02-21
申请号:CN200610109260.8
申请日:2006-08-03
Applicant: 三星电子株式会社
IPC: H01L23/532 , H01L27/12 , H01L21/84 , H01L21/768
CPC classification number: H01L27/124 , G02F1/13439 , G02F1/136286 , H01L27/12 , H01L29/41733 , H01L29/4908
Abstract: 本发明提供了一种布线结构、一种该布线的制造方法、一种薄膜晶体管(TFT)基板、以及一种该TFT基板的制造方法。该布线结构包括形成在下部结构上的包含氧化银的底层、和形成在该底层上的包含银或银合金的银导电层。
-
公开(公告)号:CN1812109A
公开(公告)日:2006-08-02
申请号:CN200510130269.2
申请日:2005-12-12
Applicant: 三星电子株式会社
IPC: H01L27/12 , H01L23/52 , H01L21/84 , H01L21/768 , G02F1/13
CPC classification number: H01L27/1288 , H01L27/124
Abstract: 本发明公开了一种TFT阵列面板,包括:下部铝层;氮化铝层,形成于下部铝层上;以及上部铝层,形成于氮化铝层上。这种包括铝布线的TFT阵列面板减少乃至防止形成可能引起短路的小丘。本发明还公开了一种制造这种TFT阵列面板的方法。
-
公开(公告)号:CN1897270B
公开(公告)日:2011-08-17
申请号:CN200610099012.X
申请日:2006-07-12
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L27/12 , H01L21/768 , H01L21/84
CPC classification number: H01L27/124 , G02F2001/13629 , G02F2001/136295 , H01L23/53238 , H01L27/12 , H01L29/41733 , H01L29/458 , H01L29/4908 , H01L2924/0002 , H01L2924/12044 , H01L2924/3011 , Y10T29/49117 , H01L2924/00
Abstract: 本发明提供了一种布线结构、一种用于制造布线的方法、一种薄膜晶体管(TFT)基板、以及一种用于制造TFT基板的方法。布线结构包括形成在基板上并且包括氮化铜的阻隔层,以及形成在阻隔层上并且包括铜或铜合金的铜导电层。
-
公开(公告)号:CN1761049B
公开(公告)日:2010-09-01
申请号:CN200510098150.1
申请日:2005-09-08
Applicant: 三星电子株式会社
CPC classification number: G02F1/136286 , G02F2001/13629 , G02F2001/136295 , H01L27/3276 , Y10S438/924
Abstract: 本发明提供了一种TFT阵列面板和该TFT阵列面板的制造方法,所述TFT阵列面板具有信号线,该信号线包括由含Al金属制成的下层和由钼合金(Mo合金)制成的上层,所述钼合金包括钼(Mo)以及铌(Nb)、钒(V)和钛(Ti)中的至少一种。因此,防止了有可能在蚀刻工艺中出现的底切、悬垂和鼠咬现象,并且提供了具有电阻率低且接触特性良好的信号线的TFT阵列面板。
-
公开(公告)号:CN1913146A
公开(公告)日:2007-02-14
申请号:CN200610112109.X
申请日:2006-08-11
Applicant: 三星电子株式会社
IPC: H01L23/532 , H01L27/12 , H01L21/768 , H01L21/84 , H01L21/28
CPC classification number: H01L27/12 , H01L27/124
Abstract: 本发明提供了一种具有改进粘附力和优良导电性的薄膜导体,一种制造薄膜导体的方法,一种包括薄膜导体的薄膜晶体管(TFT)面板,以及一种制造TFT面板的方法。该薄膜导体包括:粘附层,含有氧化反应金属或硅化反应金属和银;银导电层,形成于粘附层上,以及保护层,形成于所述银导电层上,并含有氧化反应金属和银。
-
公开(公告)号:CN100561741C
公开(公告)日:2009-11-18
申请号:CN200610056776.0
申请日:2006-03-06
Applicant: 三星电子株式会社
Abstract: 本发明提供一种TFT基板,其包括底部基板、形成在底部基板之上的栅极布线、栅极绝缘层、活性层、氧化抑制层、数据布线、保护层以及像素电极。栅极布线包括栅极线和栅电极。栅极绝缘层形成在底部基板之上以覆盖栅极布线。活性层形成在栅极绝缘层之上。氧化抑制层形成在活性层之上。数据布线包括数据线、源电极和漏电极。源电极和漏电极设置在氧化抑制层之上,由于氧化抑制层的存在,降低了用于开启TFT的开电流(“Ion”)并增大了用于关闭TFT的闭电流(“Ioff”)。
-
公开(公告)号:CN100416754C
公开(公告)日:2008-09-03
申请号:CN200510055765.6
申请日:2005-03-21
Applicant: 三星电子株式会社
IPC: H01L21/00 , G02F1/1368 , G09G3/36 , G09G3/38
CPC classification number: H01L27/1288 , G02F2001/136236 , H01L21/31144 , H01L21/32139 , H01L27/1214 , H01L27/124 , H01L29/41733
Abstract: 本发明提供了一种制造薄膜晶体管阵列面板的方法,包括以下步骤:在基片上形成栅极线;在栅极线上形成栅极绝缘层;在栅极绝缘层上形成半导体层;在半导体层上形成数据线及漏极;在数据线及漏极上沉积钝化层;在钝化层上形成光致抗蚀剂,该光致抗蚀剂包含第一部分和比第一部分薄的第二部分;利用将光致抗蚀剂作为掩模蚀刻钝化层,以至少部分地露出漏极的一部分;除去光致抗蚀剂的第二部分;沉积导电薄膜;以及除去光致抗蚀剂,以在漏极的露出部分上形成像素电极。
-
公开(公告)号:CN101017832A
公开(公告)日:2007-08-15
申请号:CN200710004901.8
申请日:2007-02-07
Applicant: 三星电子株式会社
IPC: H01L27/12 , H01L23/522 , H01L21/84 , H01L21/768 , G02F1/136 , G02F1/1362
CPC classification number: H01L27/1251 , G02F1/1362 , G02F2001/136218 , H01L27/124 , H01L27/1288
Abstract: 本发明涉及一种薄膜晶体管(TFT)基板,该TFT基板可以提高显示质量,并可以使得制造工艺简单。所述TFT基板包括:基板、形成于基板上的栅极图案、栅极绝缘层、有源图案、数据图案、保护层、和像素电极。所述栅极图案包括栅极线、连接至栅极线的栅电极、及导电图案。所述栅极绝缘层覆盖所述栅极图案。所述有源图案设置在所述栅极绝缘层上。所述数据图案设置在所述有源图案上,并包括基本上垂直于所述栅极线延伸的数据线、源电极、及漏电极。所述保护层覆盖所述数据图案。所述像素电极设置在所述基板和所述栅极绝缘层上。所述导电图案用于减小所述像素电极与所述数据线之间的耦合电容。
-
-
-
-
-
-
-
-
-