-
公开(公告)号：CN110707049B
公开(公告)日：2024-07-09
申请号：CN201910123101.0
申请日：2019-02-18
Applicant: 三星电子株式会社
Abstract: 本申请提供一种半导体芯片模块。所述半导体芯片模块包括芯片封装件和印刷电路板(PCB)，所述芯片封装件安装到所述印刷电路板。所述芯片封装件包括：衬底；处理器，其设置在所述衬底的中心区域中；多个有源芯片，其设置在所述处理器的周围；多个虚设芯片，其设置在所述多个有源芯片之间的空间中；以及环氧树脂，其将所述多个有源芯片和所述多个虚设芯片固定到所述衬底。所述环氧树脂的通道在所述虚设芯片的每一个的芯片主体的最上表面和所述芯片封装件的衬底之间延伸，以控制或减轻芯片封装件的翘曲。
-
公开(公告)号：CN110875278A
公开(公告)日：2020-03-10
申请号：CN201910789716.7
申请日：2019-08-26
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L25/18 , H01L23/31 , H01L23/367
Abstract: 一种半导体封装件，其包括：第一基板、安装在第一基板上的第一半导体芯片、堆叠在第一半导体芯片上的插入器基板和芯片封装件、以及密封第一半导体芯片和芯片封装件的第一模塑层。芯片封装件包括插入器基板上的第二半导体芯片。插入器基板具有由硅构成的基底层、基底层的顶表面上的导电图案、以及延伸穿过基底层并连接到导电图案的贯通电极。
-
公开(公告)号：CN110707049A
公开(公告)日：2020-01-17
申请号：CN201910123101.0
申请日：2019-02-18
Applicant: 三星电子株式会社
Abstract: 本申请提供一种半导体芯片模块。所述半导体芯片模块包括芯片封装件和印刷电路板(PCB)，所述芯片封装件安装到所述印刷电路板。所述芯片封装件包括：衬底；处理器，其设置在所述衬底的中心区域中；多个有源芯片，其设置在所述处理器的周围；多个虚设芯片，其设置在所述多个有源芯片之间的空间中；以及环氧树脂，其将所述多个有源芯片和所述多个虚设芯片固定到所述衬底。所述环氧树脂的通道在所述虚设芯片的每一个的芯片主体的最上表面和所述芯片封装件的衬底之间延伸，以控制或减轻芯片封装件的翘曲。
-
公开(公告)号：CN119208285A
公开(公告)日：2024-12-27
申请号：CN202410461696.1
申请日：2024-04-17
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L21/56
Abstract: 提供了一种半导体封装，包括：封装衬底；再分布结构，包括单层的绝缘层和多个水平再分布结构，单层的绝缘层位于在封装衬底上方，多个水平再分布结构嵌入绝缘层中并且在平行于封装衬底的上表面的第一水平方向上以及垂直于第一水平方向的第二水平方向上并排布置；外部连接端子，布置在再分布结构下方；以及半导体芯片，设置在再分布结构上，并且包括芯片主体以及布置在芯片主体下方的芯片连接端子；其中，多个水平再分布结构中的每一个包括穿过绝缘层的过孔和示踪图案，示踪图案与过孔一体地形成，并且相对于第一水平方向和第二水平方向倾斜并伸长。
-
公开(公告)号：CN111063677A
公开(公告)日：2020-04-24
申请号：CN201910739955.1
申请日：2019-08-12
Applicant: 三星电子株式会社
IPC: H01L25/16 , H01L23/31 , H01L21/56 , H01L23/488 , H01L21/60
Abstract: 一种半导体封装件，包括：第一封装基板；位于第一封装基板上的第一半导体芯片；将第一封装基板连接到第一半导体芯片的多个第一芯片连接单元；位于第一半导体芯片上的中介层，该中介层在平行于第一封装基板的上表面的方向上的宽度大于第一半导体芯片在平行于第一封装基板的上表面的方向上的宽度；以及上填充层，其包括位于第一半导体芯片和中介层之间的中心部分和围绕中心部分的外部部分，外部部分在垂直于第一封装基板的上表面的方向上的厚度大于中心部分在垂直于第一封装基板的上表面的方向上的厚度。
-
Patent Agency Ranking
公开(公告)号：CN110660776A
公开(公告)日：2020-01-07
申请号：CN201910163905.3
申请日：2019-03-05
Applicant: 三星电子株式会社
IPC: H01L23/538
Abstract: 半导体封装件包括硅衬底，其包括腔体和与腔体间隔开的多个通孔；第一半导体芯片，其位于所述腔体中；多个导电过孔，其位于所述多个通孔中；第一再分配层，其位于所述硅衬底上并且连接到所述第一半导体芯片和所述导电过孔；以及第二再分配层，其位于所述硅衬底下方，并且连接至所述第一半导体芯片和所述多个导电过孔。
-
公开(公告)号：CN112185930B
公开(公告)日：2024-05-10
申请号：CN202010433384.1
申请日：2020-05-20
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L23/488 , H01L23/498 , H01L23/31 , H01L25/07
Abstract: 一种半导体封装包括：封装衬底；多个封装端子，设置在封装衬底的底表面上；插入衬底，设置在封装衬底的顶表面上；多个插入端子，设置在插入衬底的底表面上并电连接至封装衬底；第一半导体芯片和第二半导体芯片，彼此水平分离地设置在插入衬底的顶表面上；第一和第二多个信号焊盘，设置在插入衬底的顶表面上且与插入衬底中的布线相连，并分别连接至第一半导体芯片和第二半导体芯片中的一个或多个电路；以及多个虚设焊盘，设置在由第一半导体芯片或第二半导体芯片占据的区域外部，并设置在插入衬底的顶表面上。每个信号焊盘在插入衬底与相应的半导体芯片之间传输信号，且每个虚设焊盘在插入衬底与设置在其上的任何半导体芯片之间不传输信号。
-
公开(公告)号：CN117637676A
公开(公告)日：2024-03-01
申请号：CN202310369318.6
申请日：2023-04-07
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L23/488 , H01L21/48 , H01L21/60
Abstract: 一种半导体芯片，包括：半导体衬底，具有第一表面和第二表面；晶体管，在第一表面上；第一层间介电层，在晶体管上；第二层间介电层，在第一层间介电层上；布线线路，在第二层间介电层中；第一导电焊盘，在第二层间介电层上；第一钝化层，在第二层间介电层上；第二导电焊盘，在第一钝化层中；通孔，穿透半导体衬底和第一层间介电层以连接到布线线路；第二钝化层，在第二表面上；以及第三导电焊盘，在第二钝化层中并且连接到通孔。第一钝化层的第一厚度是第一表面与第二钝化层的顶表面之间的第二厚度的0.4至0.6倍。
-
公开(公告)号：CN105390467A
公开(公告)日：2016-03-09
申请号：CN201510523211.8
申请日：2015-08-24
Applicant: 三星电子株式会社
IPC: H01L23/488 , H01L23/538 , H01L25/16
CPC classification number: H01L25/0657 , H01L21/563 , H01L23/3128 , H01L23/3142 , H01L23/3178 , H01L23/481 , H01L2224/16145 , H01L2224/73204 , H01L2225/06513
Abstract: 可提供一种芯片堆叠半导体封装件，该芯片堆叠半导体封装件包括：第一芯片，具有多个第一真实凸点焊盘和多个第一虚设凸点焊盘；第二芯片，在第一芯片上，第二芯片包括多个真实凸点和多个桥接虚设凸点，所述多个真实凸点电连接到所述多个第一真实凸点焊盘，所述多个桥接虚设凸点连接到所述多个第一虚设凸点焊盘；密封构件，密封第一芯片和第二芯片。
-
公开(公告)号：CN105390464A
公开(公告)日：2016-03-09
申请号：CN201510524877.5
申请日：2015-08-25
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/488 , H01L21/60
Abstract: 提供了半导体装置和制造半导体装置的方法。所述半导体装置包括：至少第一半导体芯片和第二半导体芯片，沿第一方向彼此堆叠；至少一个硅通孔(TSV)，至少穿过第一半导体芯片和第二半导体芯片中的第一半导体芯片；接触焊盘，位于第一半导体芯片的所述至少一个TSV上，接触焊盘将第一半导体芯片的TSV电连接到第二半导体芯片；多个虚设焊盘，位于第一半导体芯片上，所述多个虚设焊盘沿第二方向彼此分隔开并且沿第二方向与接触焊盘分隔开，虚设焊盘与接触焊盘在各自的顶表面与底表面之间沿第一方向测量的高度相同。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.036 seconds)
