公开(公告)号：CN112185930A

公开(公告)日：2021-01-05

申请号：CN202010433384.1

申请日：2020-05-20

Applicant: 三星电子株式会社

Inventor： 池永根 ,  柳慧桢 ,  金相源 ,  姜芸炳 ,  李种昊 ,  金大祐 ,  李元宰

IPC: H01L23/528 ,  H01L23/488 ,  H01L23/498 ,  H01L23/31 ,  H01L25/07

Abstract: 一种半导体封装包括：封装衬底；多个封装端子，设置在封装衬底的底表面上；插入衬底，设置在封装衬底的顶表面上；多个插入端子，设置在插入衬底的底表面上并电连接至封装衬底；第一半导体芯片和第二半导体芯片，彼此水平分离地设置在插入衬底的顶表面上；第一和第二多个信号焊盘，设置在插入衬底的顶表面上且与插入衬底中的布线相连，并分别连接至第一半导体芯片和第二半导体芯片中的一个或多个电路；以及多个虚设焊盘，设置在由第一半导体芯片或第二半导体芯片占据的区域外部，并设置在插入衬底的顶表面上。每个信号焊盘在插入衬底与相应的半导体芯片之间传输信号，且每个虚设焊盘在插入衬底与设置在其上的任何半导体芯片之间不传输信号。

公开(公告)号：CN112185930B

公开(公告)日：2024-05-10

申请号：CN202010433384.1

申请日：2020-05-20

Applicant: 三星电子株式会社

Inventor： 池永根 ,  柳慧桢 ,  金相源 ,  姜芸炳 ,  李种昊 ,  金大祐 ,  李元宰

IPC: H01L23/528 ,  H01L23/488 ,  H01L23/498 ,  H01L23/31 ,  H01L25/07

Abstract: 一种半导体封装包括：封装衬底；多个封装端子，设置在封装衬底的底表面上；插入衬底，设置在封装衬底的顶表面上；多个插入端子，设置在插入衬底的底表面上并电连接至封装衬底；第一半导体芯片和第二半导体芯片，彼此水平分离地设置在插入衬底的顶表面上；第一和第二多个信号焊盘，设置在插入衬底的顶表面上且与插入衬底中的布线相连，并分别连接至第一半导体芯片和第二半导体芯片中的一个或多个电路；以及多个虚设焊盘，设置在由第一半导体芯片或第二半导体芯片占据的区域外部，并设置在插入衬底的顶表面上。每个信号焊盘在插入衬底与相应的半导体芯片之间传输信号，且每个虚设焊盘在插入衬底与设置在其上的任何半导体芯片之间不传输信号。

公开(公告)号：CN114141739A

公开(公告)日：2022-03-04

申请号：CN202111029257.6

申请日：2021-09-02

Applicant: 三星电子株式会社

Inventor： 朴相天 ,  李荣敏 ,  金大祐 ,  李赫宰

IPC: H01L23/488 ,  H01L23/544

Abstract: 一种半导体封装包括：第一半导体芯片，包括第一布线结构；在第一布线结构上以在第一方向上间隔开的第一接合焊盘和第一对准标记；第二半导体芯片，包括第二布线结构；在第二布线结构上并与第一接合焊盘连接的第二接合焊盘；以及在第二布线结构上以与第二接合焊盘间隔开并且在第二方向上不与第一对准标记重叠的第二对准标记，第一布线结构包括第一布线图案，第一布线图案连接到第一接合焊盘，并且在第二方向上不与第一对准标记和第二对准标记重叠，以及第二布线结构包括第二布线图案，第二布线图案连接到第二接合焊盘，并且在第二方向上不与第一对准标记和第二对准标记重叠。