公开(公告)号：CN106169477A

公开(公告)日：2016-11-30

申请号：CN201610341241.1

申请日：2016-05-20

Applicant: 三星电子株式会社

Inventor： 郑元皙 ,  李虎基 ,  陈尚佑

IPC: H01L27/115

CPC classification number: H01L27/11573 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11582 ,  H01L27/11521 ,  H01L27/11526

Abstract: 本发明提供一种存储器件，该存储器件包括单元区域和邻近单元区域的外围电路区域。多个栅电极层和绝缘层层叠在衬底上于单元区域中，并且多个电路器件在外围电路区域中。第一层间绝缘层在衬底上于外围电路区域中并且覆盖所述多个电路器件，第二层间绝缘层在衬底上于单元区域和外围电路区域中。阻挡层在所述多个电路器件上于第一和第二层间绝缘层之间。阻挡层在第一层间绝缘层的上表面上，阻挡层的一侧表面由第二层间绝缘层覆盖。

公开(公告)号：CN106169477B

公开(公告)日：2022-01-04

申请号：CN201610341241.1

申请日：2016-05-20

Applicant: 三星电子株式会社

Inventor： 郑元皙 ,  李虎基 ,  陈尚佑

IPC: H01L27/11521 ,  H01L27/11526 ,  H01L27/11568 ,  H01L27/11573

Abstract: 本发明提供一种存储器件，该存储器件包括单元区域和邻近单元区域的外围电路区域。多个栅电极层和绝缘层层叠在衬底上于单元区域中，并且多个电路器件在外围电路区域中。第一层间绝缘层在衬底上于外围电路区域中并且覆盖所述多个电路器件，第二层间绝缘层在衬底上于单元区域和外围电路区域中。阻挡层在所述多个电路器件上于第一和第二层间绝缘层之间。阻挡层在第一层间绝缘层的上表面上，阻挡层的一侧表面由第二层间绝缘层覆盖。

公开(公告)号：CN101315888A

公开(公告)日：2008-12-03

申请号：CN200810108794.8

申请日：2008-06-02

Applicant: 三星电子株式会社

Inventor： 朴津镐 ,  崔吉铉 ,  李相遇 ,  李虎基

IPC: H01L21/28 ,  H01L21/768 ,  H01L21/60 ,  H01L23/48 ,  H01L23/532 ,  H01L29/49 ,  H01L29/772 ,  H01L29/78 ,  H01L29/788

CPC classification number: H01L21/28061 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/28556 ,  H01L21/67207 ,  H01L21/76876 ,  H01L21/76877 ,  H01L23/53266 ,  H01L29/4234 ,  H01L29/4925 ,  H01L29/66575 ,  H01L29/78 ,  H01L29/792 ,  H01L2924/0002 ,  H01L2924/09701 ,  H01L2924/3011 ,  Y10T428/24942 ,  H01L2924/00

Abstract: 本发明公开了一种低阻导电结构、包括其的器件和系统以及形成其的方法，所述导电结构包括通过在衬底上执行循环淀积工艺形成的第一成核层、通过CVD工艺形成于所述第一成核层上的第二成核层以及形成于所述第二成核层上的体金属层。