公开(公告)号：CN109390318B

公开(公告)日：2023-12-26

申请号：CN201810461568.1

申请日：2018-05-15

Applicant: 三星电子株式会社

Inventor： 吴寅旭 ,  金东铉 ,  朴斗焕 ,  朴晟根 ,  朴哲弘 ,  黄盛昱

IPC: H01L23/528

Abstract: 一种半导体器件包括穿过衬底上的绝缘层的多个主接触插塞和多个虚设接触插塞。多个上部互连在绝缘层上。所述多个虚设接触插塞包括第一虚设接触插塞。所述多个上部互连包括重叠第一虚设接触插塞的第一上部互连。第一虚设接触插塞的垂直中心轴位于第一上部互连外部。

公开(公告)号：CN105975644A

公开(公告)日：2016-09-28

申请号：CN201510454318.1

申请日：2015-07-29

Applicant: 三星电子株式会社

Inventor： 姜大权 ,  金东均 ,  梁在锡 ,  郑智荣 ,  金衷希 ,  金夏永 ,  朴晟根 ,  朴永国 ,  张铭洙 ,  金珍泰

IPC: G06F17/50

CPC classification number: G06F17/5072 ,  G03F1/36 ,  G03F1/70 ,  G06F17/5068 ,  G06F17/5081

Abstract: 本发明涉及一种设计半导体集成电路的方法。该方法包括：将半导体集成电路的衬底的设计区分隔为单元块，其中邻近的各单元块之间的距离可以大于或等于由半导体集成电路的设计规则定义的最小距离，以提供分离的单元块；在分离的单元块中设计半导体集成电路的布局；以及对各个分离的单元块中的每一个单独着色。

公开(公告)号：CN109712974A

公开(公告)日：2019-05-03

申请号：CN201810907064.8

申请日：2018-08-10

Applicant: 三星电子株式会社

Inventor： 吴寅旭 ,  金东铉 ,  金柄成 ,  朴晟根 ,  崔虎浚

IPC: H01L27/088

Abstract: 提供了一种产生布局的方法和利用其制造半导体装置的方法，所述产生布局的方法包括：接收包括有源鳍的半导体装置的设计布局；从设计布局中提取有源鳍的设计规则；形成与有源鳍叠置的鳍线，使得鳍线具有比有源鳍的长度大的长度，其中，鳍线从与半导体装置的布局区域的一个边缘邻近的位置朝向另一边缘连续地延伸，并且形成在半导体装置的整个布局区域中；利用鳍线在半导体装置的整个布局区域中形成芯轴图案布局；利用有源鳍在半导体装置的整个布局区域中形成切割图案布局。

公开(公告)号：CN109390318A

公开(公告)日：2019-02-26

申请号：CN201810461568.1

申请日：2018-05-15

Applicant: 三星电子株式会社

Inventor： 吴寅旭 ,  金东铉 ,  朴斗焕 ,  朴晟根 ,  朴哲弘 ,  黄盛昱

IPC: H01L23/528

Abstract: 一种半导体器件包括穿过衬底上的绝缘层的多个主接触插塞和多个虚设接触插塞。多个上部互连在绝缘层上。所述多个虚设接触插塞包括第一虚设接触插塞。所述多个上部互连包括重叠第一虚设接触插塞的第一上部互连。第一虚设接触插塞的垂直中心轴位于第一上部互连外部。

公开(公告)号：CN109712974B

公开(公告)日：2024-05-03

申请号：CN201810907064.8

申请日：2018-08-10

Applicant: 三星电子株式会社

Inventor： 吴寅旭 ,  金东铉 ,  金柄成 ,  朴晟根 ,  崔虎浚

IPC: H01L27/088

Abstract: 提供了一种产生布局的方法和利用其制造半导体装置的方法，所述产生布局的方法包括：接收包括有源鳍的半导体装置的设计布局；从设计布局中提取有源鳍的设计规则；形成与有源鳍叠置的鳍线，使得鳍线具有比有源鳍的长度大的长度，其中，鳍线从与半导体装置的布局区域的一个边缘邻近的位置朝向另一边缘连续地延伸，并且形成在半导体装置的整个布局区域中；利用鳍线在半导体装置的整个布局区域中形成芯轴图案布局；利用有源鳍在半导体装置的整个布局区域中形成切割图案布局。

公开(公告)号：CN105975644B

公开(公告)日：2021-06-11

申请号：CN201510454318.1

申请日：2015-07-29

Applicant: 三星电子株式会社

Inventor： 姜大权 ,  金东均 ,  梁在锡 ,  郑智荣 ,  金衷希 ,  金夏永 ,  朴晟根 ,  朴永国 ,  张铭洙 ,  金珍泰

IPC: G06F30/392 ,  G06F30/398 ,  G06F30/394

Abstract: 本发明涉及一种设计半导体集成电路的方法。该方法包括：将半导体集成电路的衬底的设计区分隔为单元块，其中邻近的各单元块之间的距离可以大于或等于由半导体集成电路的设计规则定义的最小距离，以提供分离的单元块；在分离的单元块中设计半导体集成电路的布局；以及对各个分离的单元块中的每一个单独着色。