公开(公告)号：CN1489153A

公开(公告)日：2004-04-14

申请号：CN03155508.X

申请日：2003-07-26

Applicant: 三星电子株式会社

Inventor： 梁香子 ,  朴哲成 ,  卢龙焕 ,  赵闰珍

IPC: G11C11/40 ,  G11C7/10

CPC classification number: G11C7/1012 ,  G11C7/06 ,  G11C7/1045 ,  G11C11/4076 ,  G11C11/408 ,  G11C11/4087 ,  G11C11/4097

Abstract: 本发明涉及具有9的倍数位的数据输入/输出结构的半导体存储装置。该存储装置具有多个存储器阵列，在一个实施例中，具有奇数个存储器阵列。该阵列被划分成块，而该块被划分为段。一控制电路将控制信号提供给该存储器阵列，以便向该存储装置输入和/或从该存储装置中输出9的倍数位的数据。该数据位同时输入或输出，而不需要采用多路复用电路。从而减少了耗电量并且提高了存储器的处理速度。本发明还提供在半导体装置中处理数据的方法。

公开(公告)号：CN100520959C

公开(公告)日：2009-07-29

申请号：CN03155508.X

申请日：2003-07-26

Applicant: 三星电子株式会社

Inventor： 梁香子 ,  朴哲成 ,  卢龙焕 ,  赵闰珍

IPC: G11C11/40 ,  G11C7/10

CPC classification number: G11C7/1012 ,  G11C7/06 ,  G11C7/1045 ,  G11C11/4076 ,  G11C11/408 ,  G11C11/4087 ,  G11C11/4097

Abstract: 本发明涉及具有9的倍数位的数据输入/输出结构的半导体存储装置。该存储装置具有多个存储器阵列，在一个实施例中，具有奇数个存储器阵列。该阵列被划分成块，而该块被划分为段。一控制电路将控制信号提供给该存储器阵列，以便向该存储装置输入和/或从该存储装置中输出9的倍数位的数据。该数据位同时输入或输出，而不需要采用多路复用电路。从而减少了耗电量并且提高了存储器的处理速度。本发明还提供在半导体装置中处理数据的方法。