-
公开(公告)号：CN107665947B
公开(公告)日：2022-06-21
申请号：CN201710631798.3
申请日：2017-07-28
Applicant: 三星电子株式会社
Abstract: 本公开涉及可变电阻存储器件。一种可变电阻存储器件可以包括：第一电极层；在第一电极层上的选择器件层，该选择器件层包括基本上由锗(Ge)、硒(Se)和锑(Sb)组成的硫属元素化物开关材料，其中基于原子百分比，Ge的含量小于Se的含量；在选择器件层上的第二电极层；在第二电极层上的可变电阻层，可变电阻层包括硫属元素化物材料；以及在可变电阻层上的第三电极层。
-
公开(公告)号：CN110880549A
公开(公告)日：2020-03-13
申请号：CN201910782748.4
申请日：2019-08-23
Applicant: 三星电子株式会社
Abstract: 一种可变电阻式存储器装置，包括：第一导线，其设置在衬底上；第二导线，其设置在第一导线上并与第一导线交叉；以及存储器单元，其设置在第一导线和第二导线之间。存储器单元包括可变电阻图案和设置在可变电阻图案上的加热器电极。加热器电极包括穿透加热器电极的通孔。通孔暴露可变电阻图案的一个表面。
-
公开(公告)号：CN107689242A
公开(公告)日：2018-02-13
申请号：CN201710657323.1
申请日：2017-08-03
Applicant: 三星电子株式会社
IPC: G11C13/00
CPC classification number: H01L45/1641 , G11C13/0004 , G11C13/0007 , G11C2013/0083 , G11C2213/76 , H01L27/2427 , H01L27/2463 , H01L45/04 , H01L45/06 , H01L45/1233 , H01L45/144 , H01L45/146 , H01L45/147 , G11C13/0002 , G11C13/0021
Abstract: 本发明公开了一种形成包括存储单元阵列的半导体器件的方法，该方法可以包括对存储阵列的一个或更多个存储单元执行开关烧制操作从而导致与存储单元中的阈值开关器件相关的阈值电压分布被减小。开关器件烧制操作可以被执行使得阈值电压分布被减小同时保持所述一个或更多个阈值开关器件处于非晶态。对阈值开关器件执行开关器件烧制操作可以包括加热阈值开关器件、施加电压到阈值开关器件、施加电流到阈值开关器件、其一些组合等等。
-
公开(公告)号：CN107644934B
公开(公告)日：2021-08-10
申请号：CN201710497491.9
申请日：2017-06-26
Applicant: 三星电子株式会社
IPC: H01L45/00
Abstract: 一种存储器件包括可变电阻层和电连接到可变电阻层的选择器件层。存储器件还包括减少漏电流并且具有例如根据以下化学式1的成分的硫族化物开关材料，[GeXSiY(AsaTe1‑a)Z](1‑U)[N]U‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑(1)其中，0.05≤X≤0.1，0.15≤Y≤0.25，0.7≤Z≤0.8，X+Y+Z＝1，0.45≤a≤0.6并且0.08≤U≤0.2。
-
公开(公告)号：CN107204351A
公开(公告)日：2017-09-26
申请号：CN201710167017.X
申请日：2017-03-20
Applicant: 三星电子株式会社
CPC classification number: H01L45/06 , H01L27/224 , H01L27/2409 , H01L27/2427 , H01L27/2481 , H01L43/02 , H01L43/08 , H01L43/12 , H01L45/08 , H01L45/1233 , H01L45/126 , H01L45/143 , H01L45/144 , H01L45/146 , H01L45/1675 , H01L45/1683 , H01L21/82
Abstract: 本发明公开一种半导体存储器件及制造该半导体存储器件的方法，其中该半导体存储器件包括：第一导电线，其在衬底上在第一方向上延伸；第二导电线，其在第一导电线之上在第二方向上延伸，第一导电线和第二导电线在交叉点处彼此交叉；单元结构，其位于交叉点的每个处，单元结构的每个具有数据存储元件、选择元件和电极元件，选择元件用于将单元选择信号施加于数据存储元件并改变数据存储元件的数据状态，电极元件至少具有一电极，该电极具有一表面，该表面与比选择元件的一表面接触且小于选择元件的该表面；以及绝缘图案，其使第一导电线和第二导电线和单元结构彼此绝缘。
-
Patent Agency Ranking
公开(公告)号：CN107104121B
公开(公告)日：2022-03-08
申请号：CN201710083498.6
申请日：2017-02-16
Applicant: 三星电子株式会社
Abstract: 本发明公开了存储器件及其制造方法。一种制造存储器件的方法包括在基板上顺序地形成初级选择器件层、初级中间电极层和初级可变电阻层并且然后蚀刻初级选择器件层、初级中间电极层和初级可变电阻层，由此形成选择器件、中间电极和可变电阻层。选择器件的侧部分和可变电阻层的侧部分的至少之一被去除，使得中间电极在平行于基板的顶部的第一方向上的第一宽度大于可变电阻层在第一方向上的第二宽度或选择器件在第一方向上的第三宽度。盖层形成在选择器件的被蚀刻的侧部分的侧壁和可变电阻层的被蚀刻的侧部分的侧壁的至少之一上。
-
公开(公告)号：CN107644934A
公开(公告)日：2018-01-30
申请号：CN201710497491.9
申请日：2017-06-26
Applicant: 三星电子株式会社
IPC: H01L45/00
CPC classification number: H01L27/2481 , H01L45/1233 , H01L45/143 , H01L45/144
Abstract: 一种存储器件包括可变电阻层和电连接到可变电阻层的选择器件层。存储器件还包括减少漏电流并且具有例如根据以下化学式1的成分的硫族化物开关材料，[GeXSiY(AsaTe1-a)Z](1-U)[N]U-------------------------------(1)其中，0.05≤X≤0.1，0.15≤Y≤0.25，0.7≤Z≤0.8，X+Y+Z＝1，0.45≤a≤0.6并且0.08≤U≤0.2。
-
公开(公告)号：CN107104121A
公开(公告)日：2017-08-29
申请号：CN201710083498.6
申请日：2017-02-16
Applicant: 三星电子株式会社
CPC classification number: H01L27/2427 , H01L27/2481 , H01L27/249 , H01L45/06 , H01L45/1233 , H01L45/1246 , H01L45/144 , H01L45/1675 , H01L21/82
Abstract: 本发明公开了存储器件及其制造方法。一种制造存储器件的方法包括在基板上顺序地形成初级选择器件层、初级中间电极层和初级可变电阻层并且然后蚀刻初级选择器件层、初级中间电极层和初级可变电阻层，由此形成选择器件、中间电极和可变电阻层。选择器件的侧部分和可变电阻层的侧部分的至少之一被去除，使得中间电极在平行于基板的顶部的第一方向上的第一宽度大于可变电阻层在第一方向上的第二宽度或选择器件在第一方向上的第三宽度。盖层形成在选择器件的被蚀刻的侧部分的侧壁和可变电阻层的被蚀刻的侧部分的侧壁的至少之一上。
-
公开(公告)号：CN107204351B
公开(公告)日：2023-09-26
申请号：CN201710167017.X
申请日：2017-03-20
Applicant: 三星电子株式会社
Abstract: 本发明公开一种半导体存储器件及制造该半导体存储器件的方法，其中该半导体存储器件包括：第一导电线，其在衬底上在第一方向上延伸；第二导电线，其在第一导电线之上在第二方向上延伸，第一导电线和第二导电线在交叉点处彼此交叉；单元结构，其位于交叉点的每个处，单元结构的每个具有数据存储元件、选择元件和电极元件，选择元件用于将单元选择信号施加于数据存储元件并改变数据存储元件的数据状态，电极元件至少具有一电极，该电极具有一表面，该表面与比选择元件的一表面接触且小于选择元件的该表面；以及绝缘图案，其使第一导电线和第二导电线和单元结构彼此绝缘。
-
公开(公告)号：CN107689242B
公开(公告)日：2023-04-25
申请号：CN201710657323.1
申请日：2017-08-03
Applicant: 三星电子株式会社
IPC: G11C13/00
Abstract: 本发明公开了一种形成包括存储单元阵列的半导体器件的方法，该方法可以包括对存储阵列的一个或更多个存储单元执行开关烧制操作从而导致与存储单元中的阈值开关器件相关的阈值电压分布被减小。开关器件烧制操作可以被执行使得阈值电压分布被减小同时保持所述一个或更多个阈值开关器件处于非晶态。对阈值开关器件执行开关器件烧制操作可以包括加热阈值开关器件、施加电压到阈值开关器件、施加电流到阈值开关器件、其一些组合等等。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.03 seconds)
