公开(公告)号：CN118829203A

公开(公告)日：2024-10-22

申请号：CN202311592765.4

申请日：2023-11-27

Applicant: 三星电子株式会社

Inventor： 崔东珉 ,  金孝燮 ,  宣潒珪 ,  安濬爀 ,  崔宰福

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/00 ,  H10B63/10

Abstract: 一种半导体器件可以包括：衬底，所述衬底包括在第一方向上彼此相邻的单元块区域和外围区域；有源图案，所述有源图案位于所述单元块区域上；位线，所述位线设置在所述有源图案上并且在所述第一方向上延伸；第一绝缘结构，所述第一绝缘结构与所述位线接触；以及接触插塞，所述接触插塞电连接到所述位线。所述位线可以包括第一弯曲部分、连接到所述第一弯曲部分的第一直线部分、以及连接到所述第一弯曲部分的第一中介部分。所述接触插塞可以与所述第一弯曲部分交叠。

公开(公告)号：CN119031705A

公开(公告)日：2024-11-26

申请号：CN202410197691.2

申请日：2024-02-22

Applicant: 三星电子株式会社

Inventor： 宣潒珪 ,  崔高鹭 ,  金孝燮 ,  安濬爀 ,  车银京 ,  崔东珉 ,  崔相炫

IPC: H10B12/00

Abstract: 一种半导体存储器件包括：衬底，包括单元阵列区域和位于单元阵列区域附近的核心区域，单元阵列区域包括暴露有源区的直接接触孔；掩埋接触部，在单元阵列区域中，掩埋接触部连接到存储元件；直接接触部，在单元阵列区域中，该直接接触部包括上层和下层，上层包括金属，并且下层在直接接触孔中与有源区直接接触并且包括该金属的硅化物；位线，与直接接触部的上层接触；以及字线，与位线交叉。

公开(公告)号：CN117295329A

公开(公告)日：2023-12-26

申请号：CN202310634943.9

申请日：2023-05-31

Applicant: 三星电子株式会社

Inventor： 金钟珉 ,  朴素贤 ,  尹灿植 ,  崔东珉 ,  高承甫 ,  金孝燮 ,  裵镇国 ,  郑宇真 ,  车银京 ,  安濬爀

IPC: H10B12/00 ,  H01L23/528

Abstract: 可以提供一种半导体器件，所述半导体器件包括：第一接触插塞结构，所述第一接触插塞结构位于衬底上；下间隔物结构，所述下间隔物结构位于所述第一接触插塞结构的侧壁上；以及位线结构，所述位线结构位于所述第一接触插塞结构上，并且包括在与所述衬底的上表面基本垂直的垂直方向上堆叠的导电结构和绝缘结构。所述第一接触插塞结构可以包括接触所述衬底的所述上表面的导电焊盘、位于所述导电焊盘上的欧姆接触图案和位于所述欧姆接触图案上的导电填充图案。所述导电填充图案可以包括金属，并且包括具有相对大的宽度的下部和具有相对小的宽度的上部。所述下间隔物结构可以接触所述导电填充图案的侧壁。