-
公开(公告)号：CN116798996A
公开(公告)日：2023-09-22
申请号：CN202310247347.5
申请日：2023-03-15
Applicant: 三星电子株式会社
Abstract: 提供了电容器和包括其的DRAM器件。所述电容器包括下电极结构，所述下电极结构包括第一下电极图案和第二下电极图案，所述第一下电极图案包括第一材料，所述第一材料包括金属，所述第二下电极图案包括不同于所述第一材料的第二材料，其中，所述第一材料和所述第二材料暴露于具有柱形状的所述下电极结构的外侧壁上。所述电容器还包括位于所述下电极结构上的电介质层和位于所述电介质层上的上电极。
-
公开(公告)号：CN114068812B
公开(公告)日：2025-02-11
申请号：CN202110837411.6
申请日：2021-07-23
Applicant: 三星电子株式会社
Abstract: 一种半导体装置及其制造方法，所述装置包括：半导体衬底上的多个下电极；支承图案，其在下电极的侧部连接下电极；以及电介质层，其覆盖下电极和支承图案，其中：每一个下电极包括：支柱部分，其在垂直于半导体衬底的顶表面的竖直方向上延伸；以及突起，其从支柱部分的侧壁突出，以接触支承图案，支柱部分包括导电材料，突起与支柱部分包括相同的导电材料，并且进一步掺有杂质。
-
公开(公告)号：CN111599811B
公开(公告)日：2024-08-20
申请号：CN201911010135.5
申请日：2019-10-23
Applicant: 三星电子株式会社
Abstract: 提供了集成电路器件及其制造方法。所述集成电路器件包括：导电区域，所述导电区域位于衬底上；和下电极结构，所述下电极结构包括与所述导电区域间隔开的主电极部分以及位于所述主电极部分与所述导电区域之间的桥电极部分。介电层与所述主电极部分的外侧壁接触。为了制造所述集成电路器件，在所述衬底上的模制图案的孔中形成初步桥电极层，以及在所述孔中的所述初步桥电极层上形成所述主电极部分。去除所述模制图案以暴露所述初步桥电极层的侧壁，以及去除所述初步桥电极层的一部分以形成所述桥电极部分。形成与所述主电极部分的所述外侧壁接触的所述介电层。
-
公开(公告)号：CN117255559A
公开(公告)日：2023-12-19
申请号：CN202310716959.4
申请日：2023-06-16
Applicant: 三星电子株式会社
Abstract: 一种半导体装置包括：下部结构、在下部结构上彼此间隔开的第一电极、第一电极上的第二电极、以及在第一电极和第二电极之间的电介质层。每个第一电极包括第一元素、第二元素和氮(N)。包括第一元素的第一氮化物材料的刚度高于包括第二元素的第二氮化物材料的刚度。每个第一电极包括这样的区域：第一元素在该区域中的浓度与第二元素在该区域中的浓度之比在远离每个第一电极的侧表面的水平方向上减小。
-
-
Patent Agency Ranking
公开(公告)号：CN117177561A
公开(公告)日：2023-12-05
申请号：CN202310575398.0
申请日：2023-05-22
Applicant: 三星电子株式会社
Abstract: 提供了一种集成电路装置。所述集成电路装置包括：电容器结构，其中，电容器结构包括：下电极，布置在基底上，其中，下电极包括沿与基底的上表面基本垂直的方向延伸的电极层，其中，电极层包括氮化铌；支撑件，布置在下电极的侧壁上；介电层，布置在下电极和支撑件上；第一界面层，布置在下电极的侧壁与介电层之间以及在下电极的顶表面与介电层之间，其中，第一界面层包括导电金属氮化物；以及上电极，布置在介电层上，其中，上电极覆盖下电极并且包括氮化铌。
-
-
公开(公告)号：CN114068498A
公开(公告)日：2022-02-18
申请号：CN202110842247.8
申请日：2021-07-26
Applicant: 三星电子株式会社
IPC: H01L23/64 , H01L27/108
Abstract: 一种半导体器件包括：衬底；第一支撑图案和第二支撑图案，在第一方向上依次堆叠在衬底上并与衬底的上表面间隔开；下电极孔，在衬底上沿第一方向延伸穿过第一支撑图案和第二支撑图案；界面膜，在下电极孔的侧壁和底表面上；下电极，在下电极孔的内部在界面膜上；电容器电介质膜，与界面膜的侧壁、界面膜的最上表面和下电极的最上表面物理接触，界面膜的最上表面形成在与第二支撑图案的上表面相同的平面上。
-
公开(公告)号：CN111599811A
公开(公告)日：2020-08-28
申请号：CN201911010135.5
申请日：2019-10-23
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L49/02 , H01L21/8242
Abstract: 提供了集成电路器件及其制造方法。所述集成电路器件包括：导电区域，所述导电区域位于衬底上；和下电极结构，所述下电极结构包括与所述导电区域间隔开的主电极部分以及位于所述主电极部分与所述导电区域之间的桥电极部分。介电层与所述主电极部分的外侧壁接触。为了制造所述集成电路器件，在所述衬底上的模制图案的孔中形成初步桥电极层，以及在所述孔中的所述初步桥电极层上形成所述主电极部分。去除所述模制图案以暴露所述初步桥电极层的侧壁，以及去除所述初步桥电极层的一部分以形成所述桥电极部分。形成与所述主电极部分的所述外侧壁接触的所述介电层。
-
公开(公告)号：CN110504219A
公开(公告)日：2019-11-26
申请号：CN201910342749.7
申请日：2019-04-26
Applicant: 三星电子株式会社
IPC: H01L21/8242 , H01L27/108
Abstract: 一种制造半导体器件的方法包括：在衬底上形成初级下电极层，该初级下电极层包括铌氧化物；通过在初级下电极层上执行氮化工艺，将初级下电极层的至少一部分转换成包括铌氮化物的第一下电极层；在第一下电极层上形成电介质层；以及在电介质层上形成上电极。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.029 seconds)
