半导体装置
    1.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN116646355A

    公开(公告)日:2023-08-25

    申请号:CN202211546997.1

    申请日:2022-12-05

    Abstract: 提供了一种半导体装置。所述半导体装置包括:基底,包括第一器件区域和第二器件区域;第一有源图案,位于第一器件区域上;第二有源图案,位于第二器件区域上,具有比第一有源图案的宽度小的宽度;第一沟道图案,位于第一有源图案上;第一源极/漏极图案,连接到第一沟道图案;第二沟道图案,位于第二有源图案上;第二源极/漏极图案,连接到第二沟道图案;以及栅电极,在第一方向上从第一沟道图案延伸到第二沟道图案。第一沟道图案包括竖直堆叠且彼此间隔开的多个半导体图案。第二沟道图案从第二有源图案竖直地突出。

    包括标准单元和填充单元的集成电路

    公开(公告)号:CN115132722A

    公开(公告)日:2022-09-30

    申请号:CN202210054536.6

    申请日:2022-01-18

    Abstract: 一种集成电路包括:标准单元,所述标准单元包括在第一方向上延伸并在垂直于所述第一方向的第二方向上具有第一宽度的第一有源区;以及填充单元,所述填充单元包括类型与所述第一有源区的类型相同的第二有源区并在所述第一方向上与所述标准单元相邻,所述第二有源区在所述第一方向上延伸并在所述第二方向上具有大于所述第一宽度的第二宽度,其中,所述标准单元还包括类型与所述第一有源区的类型相同的第一锥形部分,所述第一锥形部分布置在所述第一有源区和所述第二有源区之间。

    包括具有各种特性的器件的集成电路

    公开(公告)号:CN115249702A

    公开(公告)日:2022-10-28

    申请号:CN202210369240.3

    申请日:2022-04-08

    Abstract: 提供了具有各种性质的器件的集成电路。所述集成电路可以包括第一单元和第二单元。所述第一单元包括第一晶体管,在所述第一晶体管中,第一纳米片堆叠件和第二纳米片堆叠件中包括的纳米片沿第一方向延伸以穿过沿与所述第一方向相交的第二方向延伸的第一栅电极。所述第二单元包括第二晶体管,在所述第二晶体管中,第三纳米片堆叠件中包括的一个或更多个纳米片沿所述第一方向延伸以穿过沿所述第二方向延伸的第二栅电极。所述第一单元在所述第二方向上的长度可以大于所述第二单元在所述第二方向上的长度。

    包括集成的标准单元结构的集成电路

    公开(公告)号:CN113161341A

    公开(公告)日:2021-07-23

    申请号:CN202011508202.9

    申请日:2020-12-18

    Abstract: 本公开提供包括集成的标准单元结构的集成电路。一种集成电路包括:第一有源区和第二有源区,在第一方向上延伸并在与第一方向交叉的第二方向上彼此间隔开;电源轨和接地轨,在第一方向上延伸并在第二方向上与第一有源区和第二有源区间隔开且彼此间隔开;源极/漏极接触,在第二方向上延伸,在第一有源区或第二有源区的至少一部分上;栅极结构,在第二方向上延伸并在第一有源区和第二有源区的至少一部分上;电源轨,配置为通过源极/漏极接触通路供应电力;以及接地轨,配置为通过源极/漏极接触通路供应接地电压。

    包括集成标准单元结构的集成电路

    公开(公告)号:CN112786583A

    公开(公告)日:2021-05-11

    申请号:CN202011192165.5

    申请日:2020-10-30

    Abstract: 一种集成电路包括:第一标准单元,包括第一第一类型晶体管、第一第二类型晶体管、第三第二类型晶体管和第三第一类型晶体管;第二标准单元,包括第二第一类型晶体管、第二第二类型晶体管、第四第二类型晶体管和第四第一类型晶体管;以及多个布线层,设置在所述第一标准单元和所述第二标准单元上并且包括顺序堆叠的第一布线层、第二布线层和第三布线层。所述第一第一类型晶体管的源极接触和所述第二第一类型晶体管的源极接触通过所述多个布线层的第一电源轨电连接,并且所述第三第一类型晶体管的源极接触和所述第四第一类型晶体管的源极接触通过多个布线层的第二电源轨电连接。

Patent Agency Ranking