公开(公告)号：CN1203444A

公开(公告)日：1998-12-30

申请号：CN98102092.5

申请日：1998-06-11

Applicant: 三星电子株式会社

Inventor： 尹普彦 ,  丁寅权 ,  李元成

IPC: H01L21/31 ,  H01L21/3205 ,  H01L21/28 ,  H01L21/768

CPC classification number: H01L21/7684 ,  H01L21/31053 ,  H01L21/3212 ,  H01L21/76819

Abstract: 形成半导体器件接触塞的方法,包括在绝缘层上形成导电层填充接触孔的步骤。该方法还包括:在形成接触塞之后,通过深腐蚀或CMP工艺腐蚀导电层,平面化—腐蚀绝缘层上表面和接触塞,直到暴露绝缘层的上表面。或者用CMP工艺同时平面化—腐蚀导电层和绝缘层,以形成接触塞并平面化绝缘层的上表面。

公开(公告)号：CN1107969C

公开(公告)日：2003-05-07

申请号：CN99107887.X

申请日：1999-05-28

Applicant: 三星电子株式会社

Inventor： 丁寅权

IPC: H01L21/28 ,  H01L21/768 ,  H01L21/31 ,  H01L21/3205

CPC classification number: H01L21/76838 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 制造半导体存储器件的触点的方法包括下列步骤：在层间绝缘膜中形成接触孔直至露出半导体衬底的一部分；形成连接到接触孔下面的半导体衬底上的接触栓塞，其上表面比层间绝缘膜的上表面低；在层间绝缘膜上和接触孔的拓扑结构上形成第一导电层与接触栓塞电连接；用材料层填塞接触孔后在第一导电层上形成第二导电层，或在接触孔的两个侧壁的第一导电层上形成接触间隔层；使用接触电极形成掩模顺次腐蚀第二和第一导电层以形成接触电极。

公开(公告)号：CN1127123C

公开(公告)日：2003-11-05

申请号：CN98102092.5

申请日：1998-06-11

Applicant: 三星电子株式会社

Inventor： 尹普彦 ,  丁寅权 ,  李元成

IPC: H01L21/31 ,  H01L21/3205 ,  H01L21/28 ,  H01L21/768

CPC classification number: H01L21/7684 ,  H01L21/31053 ,  H01L21/3212 ,  H01L21/76819

Abstract: 形成半导体器件接触塞的方法，包括在绝缘层上形成导电层填充接触孔的步骤。该方法还包括：在形成接触塞之后，通过深腐蚀或CMP工艺腐蚀导电层，平面化-腐蚀绝缘层上表面和接触塞，直到暴露绝缘层的上表面。或者用CMP工艺同时平面化-腐蚀导电层和绝缘层，以形成接触塞并平面化绝缘层的上表面。

公开(公告)号：CN1100343C

公开(公告)日：2003-01-29

申请号：CN98117491.4

申请日：1998-09-08

Applicant: 三星电子株式会社

Inventor： 尹普彦 ,  丁寅权

IPC: H01L21/302 ,  H01L21/31 ,  H01L21/3205 ,  H01L21/768 ,  H01L21/28

CPC classification number: H01L21/31053 ,  H01L21/76819 ,  H01L21/7684

Abstract: 采用多步选择性抛光技术在半导体器件中形成接触塞的方法，选择性去掉层间绝缘膜和导电层，从而使CMP层的平整度和均匀性提高。该方法包括在具有多个扩散层和导电层的半导体衬底上形成层间绝缘膜。在淀积时层间绝缘膜具有不平整的上表面，其轮廓与形成于半导体衬底上的底层产生轮廓仿形。穿过层间绝缘膜开出接触孔，以暴露导电层的上表面或除导电层外的半导体衬底、在所得结构上淀积第二导电层。对所得结构进行多次选择性抛光是本发明的关键步骤。

公开(公告)号：CN1237782A

公开(公告)日：1999-12-08

申请号：CN99107887.X

申请日：1999-05-28

Applicant: 三星电子株式会社

Inventor： 丁寅权

IPC: H01L21/28 ,  H01L21/768 ,  H01L21/31 ,  H01L21/3205

CPC classification number: H01L21/76838 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 制造半导体存储器件的触点的方法包括下列步骤：在层间绝缘膜中形成接触孔直至露出半导体衬底的一部分；形成连接到接触孔下面的半导体衬底上的接触栓塞，其上表面比层间绝缘膜的上表面低；在层间绝缘膜上和接触孔的拓扑结构上形成第一导电层与接触栓塞电连接；用材料层填塞接触孔后在第一导电层上形成第二导电层，或在接触孔的两个侧壁的第一导电层上形成接触间隔层；使用接触电极形成掩模顺次腐蚀第二和第一导电层以形成接触电极。

公开(公告)号：CN1211066A

公开(公告)日：1999-03-17

申请号：CN98117491.4

申请日：1998-09-08

Applicant: 三星电子株式会社

Inventor： 尹普彦 ,  丁寅权

IPC: H01L21/302 ,  H01L21/31 ,  H01L21/3205 ,  H01L21/768 ,  H01L21/28

CPC classification number: H01L21/31053 ,  H01L21/76819 ,  H01L21/7684

Abstract: 采用多步选择性抛光技术在半导体器件中形成接触塞的方法,选择性去掉层间绝缘膜和导电层,从而使CMP层的平整度和均匀性提高。该方法包括在具有多个扩散层和导电层的半导体衬底上形成层间绝缘膜。在淀积时层间绝缘膜具有不平整的上表面,其轮廓与形成于半导体衬底上的底层产生轮廓仿形。穿过层间绝缘膜开出接触孔,以暴露导电层的上表面或除导电层外的半导体衬底、在所得结构上淀积第二导电层。对所得结构进行多次选择性抛光是本发明的关键步骤。