公开(公告)号：CN1759509A

公开(公告)日：2006-04-12

申请号：CN200480006569.3

申请日：2004-04-19

Applicant: 古河电气工业株式会社 ,  三井化学株式会社

Inventor： 山田由美 ,  和泉亮

IPC: H01S5/16

CPC classification number: H01S5/162 ,  H01S5/028

Abstract: 一种半导体元件的制造方法，其制造含有混晶化的区域的半导体元件，其包括：在与窗结构(14)对应的部分形成混晶化促进膜(8)的工序；利用催化剂CVD法在窗结构(14)以外的部分至少形成保护膜(9)的工序；通过热处理对窗结构(14)部分进行混晶化的工序，由此，仅将窗结构等的要局部混晶化的部分混晶化，不影响其它不混晶化的部分，而制造半导体激光元件等半导体元件，制造出高功率、寿命长且可靠性高的半导体元件。

公开(公告)号：CN1206782C

公开(公告)日：2005-06-15

申请号：CN01803280.X

申请日：2001-08-22

Applicant: 三井化学株式会社

Inventor： 齐藤公彦 ,  和泉亮 ,  松村英树

IPC: H01S5/028

CPC classification number: H01S5/028 ,  H01S5/0202 ,  H01S5/0282

Abstract: 在半导体衬底上层叠一包含一势阱层的半导体薄膜，半导体衬底及半导体薄膜被解理，在有加热的催化物质存在情况下，将通过解理获得的半导体衬底和半导体薄膜的解理面暴露在一种气氛中，该气氛是分解一种含N原子气体形成的，由此去除解理面的表面层并在该表面上形成氮化物层。随后在解理面上形成一种介质膜。根据上述技术，通过使用催化CVD装置，形成在解理表面上的自然氧化膜被去除，并且可形成一保护膜。

公开(公告)号：CN1394371A

公开(公告)日：2003-01-29

申请号：CN01803280.X

申请日：2001-08-22

Applicant: 三井化学株式会社

Inventor： 齐藤公彦 ,  和泉亮 ,  松村英树

IPC: H01S5/028

CPC classification number: H01S5/028 ,  H01S5/0202 ,  H01S5/0282

Abstract: 在半导体衬底上层叠一包含一势阱层的半导体薄膜，半导体衬底及半导体薄膜被解理，在有加热的催化物质存在情况下，将通过解理获得的半导体衬底和半导体薄膜的解理面暴露在一种气氛中，该气氛是分解一种含N原子气体形成的，由此去除解理面的表面层并在该表面上形成氮化物层。随后在解理面上形成一种介质膜。根据上述技术，通过使用催化CVD装置，形成在解理表面上的自然氧化膜被去除，并且可形成一保护膜。