适于同态加密隐私计算的高效率计算方法及系统

    公开(公告)号:CN118426974A

    公开(公告)日:2024-08-02

    申请号:CN202410885749.2

    申请日:2024-07-03

    Inventor: 罗之丹 郝沁汾

    Abstract: 本发明涉及一种适于同态加密隐私计算的高效率计算方法及系统。其提供具有同态加密库的服务器,并配置与所述服务器适配连接的隐私计算加速卡,执行加速计算时,服务器将待计算加速的加速计算请求数据进行数据封装,并将数据封装生成的加速计算请求数据包发送至隐私计算加速卡,对接收的任一加速计算请求数据包,隐私计算加速卡对所述加速计算请求数据包进行解析,以在解析后得到待计算加速的加速计算请求数据;当得到待计算加速的加速计算请求数据的数量不少于2个时,隐私计算加速卡对解析生成的加速计算请求数据并行进行目标算子加速运算。本发明能有效提高同态加密隐私计算的效率。

    一种芯片封装结构及芯片封装方法

    公开(公告)号:CN115527975A8

    公开(公告)日:2024-06-25

    申请号:CN202211238271.1

    申请日:2022-10-10

    Inventor: 缪富军 郝沁汾

    Abstract: 本发明公开了一种芯片封装结构及芯片封装方法,芯片封装结构包括第一基板、第一类芯片、第一中介层、至少一层芯片包封层和外接引脚;第一基板包括容纳槽和多个第一导电通孔;第一类芯片位于容纳槽内;第一中介层位于第一基板的一侧;第一中介层包括重布线层,重布线层中与第一基板接触的第一介质层具有填充容纳槽的部分;芯片包封层位于第一中介层远离第一基板的一侧;芯片包封层包括塑封料和第二类芯片;第一类芯片、第二类芯片均与第一中介层电连接,第一中介层与第一导电通孔电连接;外接引脚位于第一基板远离第一中介层的一侧,且与第一导电通孔电连接。本方案可以降低产品成本,降低损失,改善芯片散热问题,提高芯片布局的灵活性。

    基于FPGA的NVDLA算力测试系统及方法

    公开(公告)号:CN117785624A

    公开(公告)日:2024-03-29

    申请号:CN202311582940.1

    申请日:2023-11-24

    Inventor: 郭非 段焕利

    Abstract: 本发明公开了基于FPGA的NVDLA算力测试系统及方法,算力测试系统包括:控制器,接收根据被测神经网络模型和测试数据确定的针对NVDLA各模块的配置指令,并发送至NVDLA;配置指令包括配置数据及测试数据地址;NVDLA,与控制器连接,用于接收控制器发送的配置指令,根据配置指令中的配置数据对各模块进行配置,并根据测试数据地址从存储模块中读取测试数据,并基于被测神经网络模型对读取的测试数据进行计算;监控器,用于监测NVDLA的各模块的运行时间数据;控制器,还用于根据监控器监测到的运行时间数据及操作次数确定NVDLA的算力值,以测试NVDLA的算力。本方案,得到的算力值为当前算力真实值,且执行一次计算过程便可完成算力的计算,节约了时间,从而提高了效率。

    一种时钟和数据延迟校准电路及方法

    公开(公告)号:CN115865255A

    公开(公告)日:2023-03-28

    申请号:CN202211510573.X

    申请日:2022-11-29

    Inventor: 郑林吉 刘宏伟

    Abstract: 本发明公开了一种时钟和数据延迟校准电路及方法,包括有:发送端、接收端、数控延迟线DLL、鉴相器、判决器和控制器;发送端连接至接收端,接收端的第一输出端连接至所述控制器的第一输入端,接收端的第二输出端连接至数控延迟线DLL的第一输入端,所述数控延迟线DLL的输出端分别输出延迟后的数据dly_RxDat和连接至鉴相器的第一输入端,接收端的第三输出端连接至鉴相器的第二输入端,所述鉴相器的输出端连接至判决器的输入端,所述判决器的输出端连接至控制器的第二输入端,控制器的输出端连接至数控延迟线DLL的第二输入端;控制器用于提供最佳DLL延迟值。本发明与传统技术相比,简化了接收端时钟和数据的校准流程,易于使用。

    一种网络处理器和控制方法
    5.
    发明公开

    公开(公告)号:CN115858159A

    公开(公告)日:2023-03-28

    申请号:CN202211538032.8

    申请日:2022-12-02

    Inventor: 李晓霖 刘宏伟

    Abstract: 本发明公开了一种网络处理器和控制方法,网络处理器包括主机和智能网卡,所述主机用于将网络任务分为数据面线程和控制面线程,所述主机只保留控制面线程,所述控制面线程负责创建、释放数据面线程并负责监听外部网络请求事件;所述智能网卡用于运行从主机卸载下来的数据面线程。本发明通过提供一种网络处理器和控制方法,解决网络任务中数据面线程占用主机CPU计算资源过高的问题。

    主从设备间通讯的通讯转换方法、装置及介质

    公开(公告)号:CN116800837B

    公开(公告)日:2024-07-12

    申请号:CN202211626683.2

    申请日:2022-12-16

    Abstract: 本发明公开了一种主从设备间通讯的通讯转换方法、装置及介质。方法包括:在满足信号接收条件时,接收主设备通过主设备协议接口发送的操作请求信号;在操作请求信号满足从设备处理条件时,根据与从设备所使用格式相匹配的映射信息表对其进行处理并获得相应的从设备驱动信号;通过从设备协议接口向从设备发送从设备驱动信号,并根据映射信息表对从设备反馈的应答信号进行应答驱动信号填充;在满足操作请求信号处理结束条件后,将填充后的应答驱动信号通过主设备协议接口反馈至主设备。实现了在主、从设备位宽不同的情况下对数据交互是否完成的自动判断,进而保证了二者数据交互的完整性,实现了通讯协议不同的主设备及从设备之间的数据交互。

    数据分布查询的差分隐私优化方法、装置及数据分析系统

    公开(公告)号:CN118094613A

    公开(公告)日:2024-05-28

    申请号:CN202311844441.5

    申请日:2023-12-28

    Inventor: 温宏伟 段焕利

    Abstract: 本发明涉及数据隐私技术领域,具体公开了一种数据分布查询的差分隐私优化方法、装置及数据分析系统,包括:获取原始数据集;根据非零均值的拉普拉斯机制确定差分隐私噪声,非零均值的拉普拉斯机制包括拉普拉斯概率密度函数中的位置参数为非零均值,拉普拉斯概率密度函数的位置参数和尺度参数均服从拉普拉斯分布;将差分隐私噪声添加至原始数据集的每个数据中,获得噪声扰动数据集;接收数据分布查询请求,并根据噪声扰动数据集生成数据分布查询结果。本发明提供的数据分布查询的差分隐私优化方法不仅能够降低因多次查询而导致的隐私泄露的风险,而且还能达到与当前的零均值差分隐私的数据效用相同的效果。

    一种主从设备间通讯的通讯转换装置及方法

    公开(公告)号:CN115913816B

    公开(公告)日:2024-05-24

    申请号:CN202211627019.X

    申请日:2022-12-16

    Abstract: 本发明公开了一种主从设备间通讯的通讯转换装置及方法。包括:转换控制器,用于对主设备的操作请求信号进行信号转换处理,形成从设备驱动信号发送至从设备,以及形成第一应答驱动信号并反馈至主设备;还用于对从设备反馈的Wishbone协议格式的应答信号进行信号转换处理,形成TileLink‑UL D通道格式的第二应答驱动信号并反馈至主设备。通过转换控制器将主设备的操作请求信号转换为从设备可响应的从设备驱动信号以及响应主设备的第一应答驱动信号,再将从设备的应答信号转换成响应主设备的第二应答驱动信号,实现了同位宽下TileLink‑UL主设备和Wishbone协议从设备间的通讯转换和数据交互。

    一种基于椭圆曲线公钥密码学算法的硬件加速器和方法

    公开(公告)号:CN117081747A

    公开(公告)日:2023-11-17

    申请号:CN202310990835.5

    申请日:2023-08-08

    Inventor: 汪涛 郝沁汾

    Abstract: 本发明涉及一种基于椭圆曲线公钥密码学算法的硬件加速器和方法,其中,加速器包括设置有坐标投影单元、坐标逆投影单元、点加单元、点乘单元、倍点单元、模乘单元、模加减单元和模逆单元;所述坐标投影单元用于将有限域上椭圆曲线点的二维坐标转换为三维坐标,并调用所述点乘单元将数据标量k与三维坐标做点乘运算,点乘单元在调用点加单元和倍点单元做点乘运算之后,将点乘运算结果反馈至坐标逆投影单元,坐标逆投影单元调用模逆单元将三维坐标转换为二维坐标,以实现硬件加速;通过本发明可以减小资源消耗,提高模块使用率。

Patent Agency Ranking