一种光子太赫兹无线通信系统发射端的集成模块

    公开(公告)号:CN119814172A

    公开(公告)日:2025-04-11

    申请号:CN202411953440.9

    申请日:2024-12-27

    Inventor: 蒋成涛 尹一鸣

    Abstract: 本发明公开了一种光子太赫兹无线通信系统发射端的集成模块,集成模块包括:可调激光器芯片发射的光信号被聚焦模块聚焦后,通过调制耦合器芯片的信号输入端进入调制耦合器芯片;调制驱动器芯片用于向调制耦合器芯片发送调制驱动信号,以控制调制耦合器芯片的工作状态;调制耦合器芯片的信号输出端与天线光电二极管芯片的信号接收端对应耦合连接设置,调制耦合器芯片用于根据调制驱动信号对接收的光信号进行调制处理,生成调制光信号,并将调制光信号通过信号输出端传输至天线光电二极管芯片;天线光电二极管芯片用于将接收的调制光信号转化为电磁波信号,并将电磁波信号辐射至自由空间。本发明集成度高,能耗低且应用场景更为灵活。

    具备安全加密的卷积神经网络加速装置及加速方法

    公开(公告)号:CN119728162A

    公开(公告)日:2025-03-28

    申请号:CN202411653563.0

    申请日:2024-11-19

    Inventor: 郭非

    Abstract: 本发明涉及一种具备安全加密的卷积神经网络加速装置及加速方法。其包括:安全处理单元存储解密密钥以及加密网络参数,神经网络加速单元,包括卷积核单元、激活函数单元以及池化模块,以利用卷积核单元对解密权重数据以及目标输入特征数据进行卷积运算,并在卷积运算后生成卷积运算结果数据,利用激活函数单元对卷积运算结果数据进行激活操作,以在激活操作后生成激活操作结果数据;利用池化模块对激活操作结果数据进行池化操作,以在池化操作后生成池化结果数据,其中,池化操作时,利用由安全处理单元对加密池化核解密生成的解密池化核对激活处理结果数据进行池化处理。本发明可加速卷积神经网络的推理,又可提高卷积神经网络的安全性。

    基于蒙哥马利和巴雷特的硬件加速器及其实现方法

    公开(公告)号:CN119621005A

    公开(公告)日:2025-03-14

    申请号:CN202411680760.1

    申请日:2024-11-22

    Inventor: 陶宇

    Abstract: 本发明涉及硬件加速技术领域,公开了基于蒙哥马利和巴雷特的硬件加速器及其实现方法,包括用于获取用户输入的模式信号和操作数据的信号获取模块;用于当模式信号为第一信号时,形成蒙哥马利模乘运算模式,以及用于当模式信号为第二信号时,形成巴雷特模乘运算模式的控制模块;用于在蒙哥马利模乘运算模式下对操作数据执行蒙哥马利模乘运算,以及用于在巴雷特模乘运算模式下对操作数据执行巴雷特模乘运算的模乘运算模块。通过控制模块根据模式信号使模乘运算模块在蒙哥马利模乘运算模式与巴雷特两种模乘运算模式间切换,使硬件加速器既支持蒙哥马利模乘运算也支持巴雷特模乘运算,可根据需求选择,灵活适应不同场景,提高硬件加速器适用性。

    光模块、背照式光电探测器及其制备方法

    公开(公告)号:CN118567048A

    公开(公告)日:2024-08-30

    申请号:CN202410687719.0

    申请日:2024-05-30

    Abstract: 本发明涉及光学集成封装技术领域,具体公开了一种光模块、背照式光电探测器及其制备方法,包括:本体,包括衬底层,所述衬底层的一表面形成刻蚀槽,所述刻蚀槽内形成透镜结构,所述透镜结构的透镜曲面高度不大于所述刻蚀槽的深度;探测部,位于所述本体内,且位于背离所述衬底层的一侧;电性连接部,位于所述本体背离所述衬底层的一侧,且与所述探测部电性连接;所述透镜结构能够将外部光纤阵列的出射光汇聚后进入到所述探测部,所述探测部能够对汇聚的光信号进行光电转换后形成电信号,能够通过所述电性连接部传输所述电信号。本发明提供的背照式光电探测器能够降低高频损耗提升器件集成度。

    适于同态加密隐私计算的高效率计算方法及系统

    公开(公告)号:CN118426974A

    公开(公告)日:2024-08-02

    申请号:CN202410885749.2

    申请日:2024-07-03

    Inventor: 罗之丹 郝沁汾

    Abstract: 本发明涉及一种适于同态加密隐私计算的高效率计算方法及系统。其提供具有同态加密库的服务器,并配置与所述服务器适配连接的隐私计算加速卡,执行加速计算时,服务器将待计算加速的加速计算请求数据进行数据封装,并将数据封装生成的加速计算请求数据包发送至隐私计算加速卡,对接收的任一加速计算请求数据包,隐私计算加速卡对所述加速计算请求数据包进行解析,以在解析后得到待计算加速的加速计算请求数据;当得到待计算加速的加速计算请求数据的数量不少于2个时,隐私计算加速卡对解析生成的加速计算请求数据并行进行目标算子加速运算。本发明能有效提高同态加密隐私计算的效率。

    TileLink总线到APB总线的转换方法和芯片

    公开(公告)号:CN118363904A

    公开(公告)日:2024-07-19

    申请号:CN202410781552.4

    申请日:2024-06-18

    Inventor: 马义鹏 郝沁汾

    Abstract: 本发明公开了一种TileLink总线到APB总线的转换方法和芯片。该转换方法包括:接收TileLink主设备在TileLink总线上发起的初始TileLink请求信号;将初始TileLink请求信号转换为目标APB请求信号;将目标APB请求信号通过APB总线发送到APB从设备;接收APB从设备返回至APB总线上的初始APB响应信号;将初始APB响应信号转换为目标TileLink响应信号;将目标TileLink响应信号返回到TileLink主设备,填补了TileLink总线转换到APB总线的技术空白,有利于Tilelink总线架构配置外围设备和基于Tilelink总线架构的芯片的广泛应用。

    一种芯片封装结构及芯片封装方法

    公开(公告)号:CN115527975A8

    公开(公告)日:2024-06-25

    申请号:CN202211238271.1

    申请日:2022-10-10

    Inventor: 缪富军 郝沁汾

    Abstract: 本发明公开了一种芯片封装结构及芯片封装方法,芯片封装结构包括第一基板、第一类芯片、第一中介层、至少一层芯片包封层和外接引脚;第一基板包括容纳槽和多个第一导电通孔;第一类芯片位于容纳槽内;第一中介层位于第一基板的一侧;第一中介层包括重布线层,重布线层中与第一基板接触的第一介质层具有填充容纳槽的部分;芯片包封层位于第一中介层远离第一基板的一侧;芯片包封层包括塑封料和第二类芯片;第一类芯片、第二类芯片均与第一中介层电连接,第一中介层与第一导电通孔电连接;外接引脚位于第一基板远离第一中介层的一侧,且与第一导电通孔电连接。本方案可以降低产品成本,降低损失,改善芯片散热问题,提高芯片布局的灵活性。

    定向耦合器的设计方法、装置及存储介质

    公开(公告)号:CN118153460A

    公开(公告)日:2024-06-07

    申请号:CN202410573326.7

    申请日:2024-05-10

    Inventor: 臧益鹏 郝沁汾

    Abstract: 本发明涉及集成光学技术领域,具体公开了一种定向耦合器的设计方法、装置及存储介质,包括:获取定向耦合器数据集;将定向耦合器数据集中的训练样本集输入至优化后的BP神经网络模型进行训练学习,并通过测试样本集对训练学习后的BP神经网络模型进行测试获得定向耦合器结构参数预测模型,其中优化后的BP神经网络模型为至少对BP神经网络的隐含层神经元个数、学习率以及初始权值阈值优化后获得;将目标分光比输入至定向耦合器结构参数预测模型,获得与目标分光比对应的目标结构参数;根据目标结构参数设计目标定向耦合器。本发明提供的定向耦合器的设计方法具有设计效率高且适用于实际加工的优势。

Patent Agency Ranking