-
-
公开(公告)号：CN114958004B
公开(公告)日：2024-06-04
申请号：CN202210788734.5
申请日：2022-07-06
Applicant: 浙江大学杭州国际科创中心
IPC: C08L83/07 , C08K3/34 , C08K3/28 , C08K9/06 , C08K5/5419
Abstract: 本发明提供一种同时具有高非线性电导特性和击穿特性的有机硅弹性体复合材料，包括以下质量分数的制备原料：乙烯基封端聚二甲基硅氧烷：35～40％；交联剂：35～40％；改性微米碳化硅：18～22％；改性纳米氮化铝：0.1～5％；所述改性微米碳化硅由微米碳化硅、硅烷偶联剂KH570在酸性的醇水溶液中水解制得；所述改性纳米氮化铝由纳米氮化铝、硅烷偶联剂KH570在酸性的醇水溶液中水解制得。本发明将改性的纳米氮化铝加入有机硅弹体/微米碳化硅复合材料中，既可以提高其非线性电导特性又可以提高其击穿特性。本发明还提供了一种同时具有高非线性电导特性和击穿特性的有机硅弹性体复合材料的制备方法和应用。
-
公开(公告)号：CN117894700A
公开(公告)日：2024-04-16
申请号：CN202311813360.9
申请日：2023-12-26
Applicant: 浙江大学杭州国际科创中心
IPC: H01L21/66 , H01L21/265
Abstract: 本发明涉及半导体领域，提供一种评估离子注入工艺的方法。通过与正片共同进行离子注入的监控陪片评估离子注入工艺，由监控陪片替代正片进行有损检测而无需损耗昂贵的正片，因此提高了监控评估的灵活性并显著降低了监控成本，其中，仅需对基准片进行SIMS测试即可确认的扫描电镜分析数据的可参考性；后续评估离子注入工艺只需进行扫描电镜分析数据相对偏差值即可判定离子注入工艺的稳定性。本发明提供的评估离子注入工艺的方法简单可靠快速，且设备使用成本远低于频繁使用SIMS等手段来测量。
-
公开(公告)号：CN117637844A
公开(公告)日：2024-03-01
申请号：CN202311390674.2
申请日：2023-10-23
Applicant: 浙江大学杭州国际科创中心
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种沟槽型MOSFET器件及沟槽型MOSFET器件的制造方法，沟槽型MOSFET器件包括元胞结构，元胞结构包括半导体基片、阱区、源区、沟槽、绝缘栅结构、源极金属层和漏极，阱区设于半导体基片的部分区域内，源区设于阱区的上表层，沟槽贯穿阱区，且延伸至半导体基片内，绝缘栅结构包括位于沟槽内的栅极。源极金属层设于半导体基片的上表面，漏极设于半导体基片背离源极金属层的一侧表面上。源极金属层与半导体基片之间形成欧姆接触，或源极金属层与半导体基片之间形成欧姆接触及肖特基接触。集成的体二极管和金属氧化物半导体场效应晶体管共用半导体基片和终端区域，减小了沟槽型MOSFET器件占用的封装面积。
-
公开(公告)号：CN117613088A
公开(公告)日：2024-02-27
申请号：CN202311379034.1
申请日：2023-10-23
Applicant: 浙江大学杭州国际科创中心
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种沟槽型MOSFET器件及沟槽型MOSFET器件的制造方法，沟槽型MOSFET器件包括元胞结构，元胞结构包括半导体基片、阱区、至少一个屏蔽结构、源区、沟槽、绝缘栅结构、源极和漏极，阱区设于半导体基片的上表层内，至少一个屏蔽结构设于半导体基片的部分区域内，且延伸至阱区的下方，至少一屏蔽结构包括间隔设置的至少两个子屏蔽结构。源区设于阱区的上表层的部分区域内，沟槽贯穿阱区，且延伸至半导体基片內，绝缘栅结构包括位于沟槽內的栅极。阱区上位于相邻两个两个子屏蔽结构之间的区域能够成为电流的通流区域，如此可有效降低沟槽型MOSFET器件的导通电阻和导通损耗。
-
Patent Agency Ranking
公开(公告)号：CN117293181A
公开(公告)日：2023-12-26
申请号：CN202311241665.7
申请日：2023-09-25
Applicant: 浙江大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本公开涉及类浮空结型超级结MOSFET结构及其制造方法。该类浮空结型超级结MOSFET结构包括：第一介质层、叠层结构、侧壁区、电流扩散区、沟道区、源接触区、栅极结构和第一连通区；第一介质层具有第一掺杂类型；叠层结构延伸入第一介质层，叠层结构包括沿延伸方向依次堆叠的多个掺杂区，相邻两个掺杂区具有不同的掺杂类型，且叠层结构中最外层的掺杂区具有第二掺杂类型；侧壁区延伸入第一介质层并用于分隔介质层与叠层结构；电流扩散区、沟道区及源接触区依次堆叠于第一介质层；第一连通区贯穿源接触区、沟道区及电流扩散区。该类浮空结型超级结MOSFET结构可以得到低成本、电荷平衡窗口高的超级结器件。
-
公开(公告)号：CN116798860A
公开(公告)日：2023-09-22
申请号：CN202310887411.6
申请日：2023-07-18
Applicant: 浙江大学杭州国际科创中心
IPC: H01L21/265 , H01L21/324 , H01L21/66
Abstract: 本发明提供了一种评估离子注入工艺的监测方法，包括：提供晶圆衬底，在所述晶圆衬底表面依次形成二氧化硅层和多晶硅层，形成离子注入的陪片；将若干陪片和待检测的正片一同完成离子注入工艺，对所述陪片进行激活退火；对不同陪片刻蚀至不同厚度，获取不同厚度的方阻监测数据；获取相同离子注入工艺条件下的基准样品以及对应的基准方阻值；根据陪片多晶硅层中不同厚度的方阻监测数据与基准方阻值的偏差，评估待检测的正片在相同离子注入工艺条件下不同时间和批次间的偏差及判定结果。本发明实现了生产现场便捷对离子注入品质的评估与控制，并解决了一些量测所需加工工艺对待检测的正片带来的不利影响。
-
公开(公告)号：CN116666224A
公开(公告)日：2023-08-29
申请号：CN202310948875.3
申请日：2023-07-31
Applicant: 浙江大学
IPC: H01L21/336 , H01L21/28 , H01L29/06 , H01L29/08 , H01L29/423 , H01L29/78
Abstract: 本公开涉及沟槽型绝缘栅场效应管器件及其制造方法、电子元件。该方法包括：形成依次堆叠的预制复合衬底、预制沟道层及预制第一源接触区，预制第一源接触区具有第一掺杂类型；形成贯穿预制第一源接触区的第二源接触区；形成图案化的第一掩膜；通过第一掩膜刻蚀形成第一沟槽段，第一沟槽段贯穿预制第一源接触区及预制沟道层，并延伸入预制复合衬底，第一沟槽段与第二源接触区沿第一方向相对并被预制第一源接触区间隔；通过第一掩膜对第一沟槽段的沿第一方向相对两个侧壁面中的第一侧壁面进行第一离子注入工艺，形成第一保护区，第一保护区具有第二掺杂类型；以及去除掩膜。该方法可以较容易地制造可靠性较好的沟槽型绝缘栅场效应管器件。
-
公开(公告)号：CN116544102A
公开(公告)日：2023-08-04
申请号：CN202310479376.4
申请日：2023-04-26
Applicant: 浙江大学杭州国际科创中心
IPC: H01L21/02 , B08B3/04 , B08B11/00 , H01L21/027 , B08B7/00
Abstract: 本公开涉及用于清洗晶圆的方法、用于制造集成电路的方法。该用于清洗晶圆的方法包括：以第一转速转动晶圆，其中，晶圆的待清洗面沿转动轴线朝向一侧；对待清洗面的转动中心进行喷水；以第二转速转动经历过喷水步骤的晶圆，其中，第二转速大于或等于第一转速；以及烘烤经历过以第二转速转动步骤的晶圆。该方法可以实现对表面沾污有颗粒的晶圆进行良好的清理。
-
公开(公告)号：CN116015076A
公开(公告)日：2023-04-25
申请号：CN202211736709.9
申请日：2022-12-30
Applicant: 浙江大学
Abstract: 公开了基于电力电子芯片串联的功率模块，涉及电力电子技术领域，所述功率模块由多个功率单元通过串联的方式连接在一起。公开的功率模块将低耐压电力电子芯片高密度的集成在一起提升功率模块的耐压和电流等级，其有益效果在于：提出的高密度串联结构设计降低模块功率主回路寄生电感，提出的功率模块及其设计方案避免了采用高耐压电力电子器件实现高耐压大电流功率变换时的高成本和高损耗劣势。
-
-
-
-
-
-
-
-
-
Search Results
135
records
(took 0.031 seconds)
