公开(公告)号：CN113421884A

公开(公告)日：2021-09-21

申请号：CN202110699217.6

申请日：2021-06-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王圣祯 ,  林孟汉 ,  杨世海 ,  林佑明 ,  贾汉中

IPC: H01L27/11565 ,  H01L27/1157 ,  H01L27/11582 ,  H01L27/11587 ,  H01L27/1159 ,  H01L27/11597

Abstract: 本揭露提供一种存储器器件及其制造方法。存储器器件包括衬底、第一堆叠结构、第二堆叠结构、支柱、隔离结构、存储膜、沟道层及导电柱。第一与第二堆叠结构各自包括第一与第二栅极层且位于衬底上，并通过沟槽隔开。支柱竖立在衬底上且位于沟槽中，并各自具有分别与第一及第二堆叠结构接触的相对表面。隔离结构竖立在衬底上且位于沟槽中，单元区位于沟槽且至少两个单元区通过相应支柱及与其连接的隔离结构隔开。存储膜分别位于单元区中且各自覆盖单元区中相应一者的侧壁。沟道层分别覆盖存储膜的内表面，存储膜夹置在第一栅极层与沟道层之间。导电柱在单元区内竖立在衬底上并被沟道层覆盖，且至少两个导电柱位于单元区中每一者中并在侧向上隔开。

公开(公告)号：CN113394230A

公开(公告)日：2021-09-14

申请号：CN202110665815.1

申请日：2021-06-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林孟汉 ,  马礼修 ,  贾汉中

IPC: H01L27/11587 ,  H01L27/1159 ,  H01L27/11592 ,  H01L27/11597

Abstract: 在本发明实施例中，一种存储器器件包括多层堆叠。多层堆叠设置在衬底上且包括交替堆叠的多条第一导电线及多个介电层，其中所述多条第一导电线中的每一者具有第一侧及与第一侧相对的第二侧。存储器器件还包括横越在所述多条第一导电线之上的多条第二导电线，其中随着所述多条第二导电线远离第一侧，所述多条第二导电线的宽度增大。

公开(公告)号：CN113380827A

公开(公告)日：2021-09-10

申请号：CN202110255533.4

申请日：2021-03-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕俊颉 ,  杨世海 ,  杨柏峰 ,  林佑明 ,  贾汉中

IPC: H01L27/1159 ,  H01L27/11597

Abstract: 一种用于形成存储器件的方法，包括：在衬底上方依次形成第一层堆叠件和第二层堆叠件，其中第一层堆叠件和第二层堆叠件中的每个包括在衬底上方依次形成的介电层、沟道层和源极/漏极层；形成延伸穿过第一层堆叠件和第二层堆叠件的开口，其中，开口包括在第一层堆叠件和第二层堆叠件的边界内的第一开口，以及从第二层堆叠件的侧壁向第一开口延伸的第二开口；通过用介电材料取代由开口暴露的源极/漏极层的部分来形成内间隔层；用铁电材料加衬开口的侧壁；以及通过用导电材料填充开口，在第一开口中形成第一栅电极并在第二开口中形成伪栅电极。本发明的实施例还涉及一种存储器件。