公开(公告)号：CN107170825B

公开(公告)日：2021-12-14

申请号：CN201611230186.5

申请日：2016-12-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志翰 ,  曾鸿辉

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明实施例公开了半导体器件、鳍式场效晶体管器件及其形成方法。根据一些实施例，半导体器件包括衬底、第一栅堆叠、第一介电层、遮蔽层及连接件。所述第一栅堆叠位于衬底之上。所述第一介电层位于所述第一栅堆叠侧边，其中所述第一栅堆叠的顶表面低于所述第一介电层的顶表面，从而在所述第一栅堆叠上方提供第一凹陷。所述遮蔽层位于所述第一凹陷的表面上且延伸至所述第一介电层的所述顶表面上。所述连接件穿过所述遮蔽层并电连接至所述第一栅堆叠。

公开(公告)号：CN107689376B

公开(公告)日：2021-09-03

申请号：CN201710651979.2

申请日：2017-08-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志翰 ,  曾鸿辉

IPC: H01L27/088 ,  H01L21/8234

Abstract: 用于制造鳍式场效应晶体管(FinFET)的代表性方法包括：在衬底上方形成多个鳍结构以及形成插入在鳍结构的邻近的一对之间的多个隔离结构的步骤。蚀刻鳍结构和隔离结构的上部。在相应的鳍结构上方形成外延结构，其中，外延结构的每个均邻接邻近的外延结构。在多个外延结构上方沉积介电层，其中，在介电层中形成空隙区域。空隙区域插入在鳍结构的邻近的一对之间。本发明的实施例还涉及半导体器件和方法。

公开(公告)号：CN107452614B

公开(公告)日：2021-07-06

申请号：CN201710248771.6

申请日：2017-04-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宏豪 ,  张哲诚 ,  曾鸿辉 ,  陈文栋 ,  刘又诚

IPC: H01L21/311 ,  H01L21/336

Abstract: 本发明提供了半导体器件和制造方法，其中，图案化钝化层。在实施例中，使用相同的蚀刻室去除来自图案化工艺的副产物并且同时去除在图案化工艺中利用的光刻胶。在FinFET器件的制造期间，可以使用这种工艺。

公开(公告)号：CN113013249A

公开(公告)日：2021-06-22

申请号：CN202110191847.2

申请日：2015-10-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志翰

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 本发明提供了半导体结构及其形成方法。半导体结构包括衬底和形成在衬底上方的鳍结构。半导体结构进一步包括围绕鳍结构形成的隔离结构以及横跨鳍结构形成的栅极结构。此外，栅极结构包括形成在鳍结构上方的第一部分和形成在隔离结构上方的第二部分，并且栅极结构的第二部分包括延伸进隔离结构内的延伸部分。

公开(公告)号：CN112133754A

公开(公告)日：2020-12-25

申请号：CN202010989831.1

申请日：2016-08-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志翰

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: 半导体器件包括衬底、绝缘结构和栅极堆叠件。该衬底具有至少一个半导体鳍。该绝缘结构设置在衬底之上并且与半导体鳍分隔开以在其间形成间隙。该绝缘结构具有面向半导体鳍的侧壁。该栅极堆叠件覆盖至少部分半导体鳍并且至少设置在绝缘结构和半导体鳍之间的间隙中。该栅极堆叠件包括高k介电层和栅电极。高k介电层覆盖半导体鳍而留下绝缘结构的侧壁未被覆盖。栅电极设置在高k介电层之上并且至少位于绝缘结构和半导体鳍之间的间隙中。本发明的实施例还涉及半导体器件的制造方法。

公开(公告)号：CN107689331B

公开(公告)日：2020-11-13

申请号：CN201710508887.9

申请日：2017-06-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志翰 ,  曾鸿辉

IPC: H01L21/336 ,  H01L29/06

Abstract: 本发明的实施例提供了一种形成鳍结构的方法，包括：在第一蚀刻步骤中，蚀刻半导体衬底以在第一器件区中形成第一凹槽，同时在第二器件区中形成第二凹槽。在第一凹槽之间形成第一半导体条。在第二凹槽之间形成第二半导体条。在第二蚀刻步骤中，蚀刻第二器件区中的半导体衬底以延伸第二凹槽。第一凹槽和第二凹槽填充有介电材料，以分别在第一和第二凹槽中形成第一和第二隔离区。第一隔离区和第二隔离区是凹陷的。半导体衬底的在第一和第二器件区中的部分突出高于相应的第一和第二隔离区的顶表面以上以分别形成第一和第二半导体鳍。本发明的实施例还提供了一种鳍结构。

公开(公告)号：CN107689395B

公开(公告)日：2020-07-31

申请号：CN201710379063.6

申请日：2017-05-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志翰 ,  曾鸿辉

IPC: H01L29/78 ,  H01L21/336

Abstract: 提供了半导体器件和制造方法。靠近间隔件形成源极/漏极区，间隔件邻近栅电极。通过注入掩模向源极/漏极区和第一间隔件内实施注入，在间隔件内形成注入区域。本发明实施例涉及半导体器件和方法。

公开(公告)号：CN107046001B

公开(公告)日：2020-07-17

申请号：CN201611257134.7

申请日：2016-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志翰

IPC: H01L21/768 ,  H01L23/532

Abstract: 描述一种形成半导体器件制造的方法，包括：在衬底上方形成材料层，在材料层中形成第一沟槽，沿着第一沟槽的侧壁形成第一介电覆盖层，在材料层中形成第二沟槽，同时沿着第一沟槽的侧壁设置覆盖层，沿着第二沟槽的侧壁以及沿着第一沟槽的侧壁形成第二介电覆盖层，以及在第二沟槽和第一沟槽内形成导电部件。本发明还提供了一种半导体器件。

公开(公告)号：CN111244183A

公开(公告)日：2020-06-05

申请号：CN202010073844.4

申请日：2014-07-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  陈建颖 ,  张永融

IPC: H01L29/78 ,  H01L21/336

Abstract: 在一些实施例中，在一种方法中，提供其上配置有栅极结构的体结构。栅极结构包括横穿体结构的栅极侧壁。在栅极侧壁上方形成间隔件。在体结构中形成第一凹槽。第一凹槽形成在间隔件旁边并且在间隔件下面横向延伸。在第一凹槽下面形成凹槽延伸部，以延伸第一凹槽的垂直深度。生长晶格常数不同于体结构的应力源材料，使得延伸的第一凹槽被填充。本发明还提供了具有横向延伸部分的晶体管的嵌入式源极或漏极区。

公开(公告)号：CN106684116B

公开(公告)日：2020-04-28

申请号：CN201610680208.1

申请日：2016-08-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志翰 ,  曾鸿辉

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 半导体器件包括半导体衬底以及位于半导体衬底上的半导体鳍，其中，该半导体鳍在由两个单元共有的共同边界处具有鳍隔离结构。该鳍隔离结构具有从半导体鳍的顶部延伸至位于半导体衬底上的停止层的介电部分。该介电部分将半导体鳍分成半导体鳍的两部分。本发明的实施例还涉及FinFET隔离结构及其制造方法。