-
公开(公告)号:CN102959690A
公开(公告)日:2013-03-06
申请号:CN201180029016.X
申请日:2011-11-04
Applicant: 住友电气工业株式会社
IPC: H01L21/304 , H01L21/28 , H01L21/306 , H01L21/3065 , H01L21/31 , H01L21/336 , H01L29/12 , H01L29/78
CPC classification number: H01L29/7802 , H01L21/02046 , H01L21/02052 , H01L21/02057 , H01L21/0209 , H01L21/02236 , H01L21/049 , H01L21/28238 , H01L29/1608 , H01L29/66068
Abstract: 本发明公开了一种用于制造SiC半导体器件的方法,该方法包括:在SiC衬底(1)的表面上形成氧化物膜(3)的步骤(步骤S3);以及去除该氧化物膜(3)的步骤(步骤S5)。在用于形成氧化物膜(3)的步骤(步骤S3)中使用臭氧气体。在用于去除氧化物膜(3)的步骤(步骤S5)中,优选的是使用卤素等离子体或氢等离子体。因此,可以得到一种用于制造SiC半导体器件的方法和一种用于制造SiC半导体器件的装置,其在提高清洁效果的同时,可以减少与化学溶液相关的问题。
-
公开(公告)号:CN102844868A
公开(公告)日:2012-12-26
申请号:CN201180018742.1
申请日:2011-07-29
Applicant: 住友电气工业株式会社
Inventor: 增田健良
IPC: H01L29/12 , H01L21/336 , H01L29/78
CPC classification number: H01L29/1608 , H01L21/0445 , H01L21/3065 , H01L29/045 , H01L29/0623 , H01L29/4236 , H01L29/66068 , H01L29/7397 , H01L29/7813 , H01L29/8613 , Y10S438/931
Abstract: 提供了用于制造具有稳定特性并且具有高质量的半导体器件的方法。用于制造半导体器件的方法包括以下步骤:制备具有主表面的碳化硅层(2至4);通过去除碳化硅层(2至4)的一部分,在主表面中形成沟槽(16);并且通过热蚀刻,去除沟槽(16)的侧壁的一部分。
-
公开(公告)号:CN102652362A
公开(公告)日:2012-08-29
申请号:CN201180004823.6
申请日:2011-07-14
Applicant: 住友电气工业株式会社
IPC: H01L29/12 , H01L21/336 , H01L29/06 , H01L29/78 , H01L29/861
CPC classification number: H01L29/66068 , H01L21/046 , H01L21/0475 , H01L21/3065 , H01L29/045 , H01L29/0615 , H01L29/0619 , H01L29/0623 , H01L29/0657 , H01L29/0661 , H01L29/0696 , H01L29/1608 , H01L29/4236 , H01L29/6606 , H01L29/7397 , H01L29/7813 , H01L29/8613 , H01L29/868
Abstract: 提供了一种能够稳定地展示其性质并且具有高质量半导体器件以及用于生产该半导体器件的工艺。半导体器件包括具有主表面的衬底(1)以及形成在衬底(1)的主表面上并且每一个均具有相对于主表面倾斜的侧表面的碳化硅层(2-5)。侧表面基本上包含面[03-3-8]。该侧表面包含沟槽区域。
-
公开(公告)号:CN102597338A
公开(公告)日:2012-07-18
申请号:CN201180004372.6
申请日:2011-05-19
Applicant: 住友电气工业株式会社
CPC classification number: H01L21/187 , C30B29/36 , C30B33/06 , H01L29/1608
Abstract: 本发明公开了一种碳化硅衬底,其能够减少使用该碳化硅衬底的半导体器件的制造成本,以及该碳化硅衬底的制造方法。具体地,一种碳化硅衬底的制造方法,包括:制备(S10)每个均由碳化硅(SiC)构成的多个单晶体(1)的步骤;形成(S20)集合体的步骤;将单晶体彼此连接(S30)的步骤;以及对集合体进行切片(S60)的步骤。在步骤(S20)中,通过布置多个SiC单晶锭并且其间插入有包含Si的硅(Si)层,以形成单晶体的集合体。在步骤(S30)中,通过加热集合体将所述至少一部分形成为碳化硅,并且经由Si层中被形成为碳化硅的该部分将相邻的SiC单晶锭彼此连接。在步骤(S60)中,对其中SiC单晶锭彼此连接的集合体进行切片。
-
公开(公告)号:CN102549723A
公开(公告)日:2012-07-04
申请号:CN201180004060.5
申请日:2011-02-25
Applicant: 住友电气工业株式会社
IPC: H01L21/304
CPC classification number: H01L21/02052 , H01L21/02057 , H01L21/67051 , H01L29/1608 , H01L29/66068 , H01L29/7802
Abstract: 本发明公开了一种SiC半导体(2)的清洗方法,包括:在SiC半导体(2)的表面(2a)处形成氧化膜的步骤;和去除该氧化膜的步骤。在形成氧化膜的步骤,使用浓度大于或等于30ppm的臭氧水形成氧化膜。形成步骤优选地包括加热SiC半导体(2)的表面(2a)和臭氧水中的至少一个。因而,可以得到能够表现出对SiC半导体(2)的清洗效果的SiC半导体的清洗方法。
-
公开(公告)号:CN102511074A
公开(公告)日:2012-06-20
申请号:CN201180003852.0
申请日:2011-02-25
Applicant: 住友电气工业株式会社
IPC: H01L21/02 , H01L21/336 , H01L29/12 , H01L29/78
CPC classification number: H01L29/7802 , H01L21/2007 , H01L21/3247 , H01L29/045 , H01L29/1608 , H01L29/66068
Abstract: 本发明公开了一种能够降低制造成本的用于制造碳化硅衬底的方法,该方法包括下列步骤:准备基底衬底(10)和SiC衬底(20);通过在彼此的顶部上放置基底衬底(10)和SiC衬底(20)来制造层叠衬底;通过加热接合衬底来制作接合衬底(3);通过加热接合衬底(3)使基底衬底(10)的温度高于SiC衬底(20)的温度而使在接合界面(15)处形成的空洞(30)在接合衬底(3)的厚度方向上移动;以及通过去除在与SiC衬底(20)相反侧上包括主要衬底(10B)的基底衬底(10)的区域来去除空洞(30)。
-
公开(公告)号:CN102449732A
公开(公告)日:2012-05-09
申请号:CN201080023692.1
申请日:2010-09-29
Applicant: 住友电气工业株式会社
IPC: H01L21/02 , H01L21/28 , H01L21/336 , H01L29/12 , H01L29/78
CPC classification number: H01L29/7802 , H01L21/02378 , H01L21/02433 , H01L21/02529 , H01L21/0475 , H01L21/187 , H01L29/045 , H01L29/1608 , H01L29/66068
Abstract: 本发明公开了一种碳化硅衬底制造方法,所述方法提供有以下步骤:准备包括碳化硅的基底衬底(10)以及包括单晶碳化硅的SiC衬底(20);在基底衬底(10)的主表面上形成包括硅的Si膜(30);通过将SiC衬底(20)放置在Si膜(30)的顶部上以便使所述SiC衬底(20)与所述Si膜(30)接触来制造堆叠的衬底;以及通过加热所述堆叠的衬底,至少使Si膜(30)中的与基底衬底(10)接触的区域和与所述SiC衬底(20)接触的区域转换成碳化硅,来将基底衬底(10)和SiC衬底(20)接合。
-
公开(公告)号:CN101336484B
公开(公告)日:2010-05-26
申请号:CN200680051916.3
申请日:2006-10-26
Applicant: 住友电气工业株式会社
IPC: H01L29/78 , H01L21/20 , H01L21/336
CPC classification number: C23C16/325 , H01L21/02378 , H01L21/0243 , H01L21/02433 , H01L21/02529 , H01L21/02634 , H01L21/046 , H01L29/045 , H01L29/1037 , H01L29/66068 , H01L29/78
Abstract: MOSFET(30)设置有SiC膜(11)。SiC膜(11)在其表面上具有刻面,该刻面的一个周期的长度是100nm或以上,并且该刻面被用作沟道(16)。此外,MOSFET(30)的制造方法包括:形成SiC膜(11)的步骤;在SiC膜(11)的表面上提供Si的状态下热处理SiC膜(11)的热处理步骤;以及将通过热处理步骤在SiC膜(11)的表面上获得的刻面形成为沟道(16)的步骤。由此,能够充分地提高性能。
-
公开(公告)号:CN115812255A
公开(公告)日:2023-03-17
申请号:CN202180047091.2
申请日:2021-03-11
Applicant: 住友电气工业株式会社 , 国立研究开发法人产业技术综合研究所
IPC: H01L29/78
Abstract: 有源区域包含第一超结层和元件层。第一超结层交替地具有第一区域和第二区域。周边区域包含第二超结层、终端层和绝缘层。第二超结层交替地具有第三区域和第四区域。终端层与第二超结层接触并设置在第二超结层之上,并且交替地具有第五区域和第六区域。第五区域与第三区域对应地设置,并且第六区域与第四区域对应地设置。第六区域的杂质浓度大于第五区域的杂质浓度,并且为第五区域的杂质浓度的68倍以下。
-
公开(公告)号:CN113748491A
公开(公告)日:2021-12-03
申请号:CN202080031861.X
申请日:2020-05-13
Applicant: 住友电气工业株式会社
Inventor: 增田健良
IPC: H01L21/265 , H01L29/78 , H01L21/76 , H01L29/12 , H01L21/336
Abstract: 碳化硅半导体器件具有碳化硅衬底、第一绝缘体、第一电极和第二电极。碳化硅衬底包含第一杂质区、第二杂质区、第三杂质区、第一超结部、第四杂质区、第五杂质区、第六杂质区和第二超结部。第一超结部具有第一区和第二区。第二超结部具有第三区和第四区。在相对于第二主面垂直的方向上,第一沟槽的底面位于第二端面与第二主面之间,并且位于第四端面与第二主面之间。
-
-
-
-
-
-
-
-
-