公开(公告)号：CN115812255A

公开(公告)日：2023-03-17

申请号：CN202180047091.2

申请日：2021-03-11

Applicant: 住友电气工业株式会社 ,  国立研究开发法人产业技术综合研究所

Inventor： 增田健良 ,  小杉亮治

IPC: H01L29/78

Abstract: 有源区域包含第一超结层和元件层。第一超结层交替地具有第一区域和第二区域。周边区域包含第二超结层、终端层和绝缘层。第二超结层交替地具有第三区域和第四区域。终端层与第二超结层接触并设置在第二超结层之上，并且交替地具有第五区域和第六区域。第五区域与第三区域对应地设置，并且第六区域与第四区域对应地设置。第六区域的杂质浓度大于第五区域的杂质浓度，并且为第五区域的杂质浓度的68倍以下。

公开(公告)号：CN109417096A

公开(公告)日：2019-03-01

申请号：CN201780040949.6

申请日：2017-06-02

Applicant: 国立研究开发法人产业技术综合研究所 ,  株式会社日立制作所 ,  富士电机株式会社 ,  三菱电机株式会社

Inventor： 小杉亮治 ,  纪世阳 ,  望月和浩 ,  河田泰之 ,  绞缬英典

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

Abstract: 提高包含功率半导体元件的半导体装置的制造成品率及可靠性。在具有相对于＜11-20＞方向倾斜的晶体主表面的基板上，形成朝x方向延伸、且在与x方向垂直的y方向上彼此分离的多个沟槽DT。而且，通过由填充到沟槽DT内部的半导体层构成的p型支柱区域PC、以及由在y方向上彼此相邻的沟槽DT之间的基板部分构成的n型支柱区域NC，构成超结结构，沟槽DT的延伸方向(x方向)与＜11-20＞方向的角度误差在±θ以内。这里，对于高度h、宽度w的沟槽，由{arctan{k×(w/h)}}/13确定。这里，k至少小于2，优选为小于等于0.9，进而优选为小于等于0.5，更进一步优选为小于等于0.3。

公开(公告)号：CN109417096B

公开(公告)日：2022-02-18

申请号：CN201780040949.6

申请日：2017-06-02

Applicant: 国立研究开发法人产业技术综合研究所 ,  株式会社日立制作所 ,  富士电机株式会社 ,  三菱电机株式会社

Inventor： 小杉亮治 ,  纪世阳 ,  望月和浩 ,  河田泰之 ,  绞缬英典

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

Abstract: 提高包含功率半导体元件的半导体装置的制造成品率及可靠性。在具有相对于＜11‑20＞方向倾斜的晶体主表面的基板上，形成朝x方向延伸、且在与x方向垂直的y方向上彼此分离的多个沟槽DT。而且，通过由填充到沟槽DT内部的半导体层构成的p型支柱区域PC、以及由在y方向上彼此相邻的沟槽DT之间的基板部分构成的n型支柱区域NC，构成超结结构，沟槽DT的延伸方向(x方向)与＜11‑20＞方向的角度误差在±θ以内。这里，对于高度h、宽度w的沟槽，由{arctan{k×(w/h)}}/13确定。这里，k至少小于2，优选为小于等于0.9，进而优选为小于等于0.5，更进一步优选为小于等于0.3。

公开(公告)号：CN115803891A

公开(公告)日：2023-03-14

申请号：CN202180047087.6

申请日：2021-05-26

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  小杉亮治

IPC: H01L29/78

Abstract: 超结层交替地具有第一区域和第二区域。元件层设置于超结层的上方。第一区域具有第一部分和位于第一部分与第一主面之间的第二部分。第二区域具有与第一部分相接的第三部分和与第二部分相接且位于第三部分与第一主面之间的第四部分。在与第二主面垂直且与从第一区域朝向第二区域的方向平行的截面中，第二部分的宽度大于第一部分的宽度，第四部分的宽度小于第三部分的宽度，第一部分的宽度与第三部分的宽度的合计值为0.5μm以上且4μm以下，第一区域和第二区域各自的高度为2μm以上。