-
公开(公告)号：CN100414515C
公开(公告)日：2008-08-27
申请号：CN200410090698.7
申请日：2004-11-12
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种网络内存服务系统，包括客户端，内存管理服务器，内存访问服务器及把以上三者连接在一起的网络连接，其中：内存管理服务器用于内存访问服务器的空闲内存注册以及回收内存请求并进行处理，并响应多个内存访问服务器和多个客户节点请求，接收客户端申请和释放内存请求并进行处理；内存访问服务器用于向内存管理服务器注册内存区，发布并提供注册的内存区，并响应客户端对内存的读写访问请求。所以本发明提高了网络上存在的空闲内存和动态内存设备的内存利用率，从而提高了网络资源的利用率，节省了投资成本。
-
公开(公告)号：CN100351829C
公开(公告)日：2007-11-28
申请号：CN03142336.1
申请日：2003-06-13
Applicant: 中国科学院计算技术研究所
IPC: G06F15/173
Abstract: 本发明涉及网格计算技术领域，尤其涉及一种网格化动态自组织计算机体系结构的构造方法，该方法包括：A.在高速网络上建立网格化功能部件服务器；B.通过智能管理软件动态收集和管理网格化部件；C.根据应用需求动态改变计算机系统的组织方式，实现网格化动态自组织计算机体系结构的构造。本发明可以用来构造可扩展的网格化高性能计算机系统，还可以根据应用的计算模式和运行模式的需要，自动利用高速网络中独立的、网格化的功能部件服务动态组织成一个计算机系统，并有效运行应用程序，从而实现体系结构按需定制的新型计算模式。
-
公开(公告)号：CN1928839A
公开(公告)日：2007-03-14
申请号：CN200510098390.1
申请日：2005-09-09
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种远程内存服务器及其构造方法。该内存服务器包括通信单元、控制单元、内存阵列单元组成。客户端主机可以通过远程内存访问协议访问远程内存服务器，支持多种访问类型。通信单元提供高带宽低延迟的通信机制，并且可以通过替换接口模块，支持多种类型的物理层和链路层通信协议。内存阵列单元提供大容量内存，并支持多种类型的内存模块，从而屏蔽器件差异，延长器件和系统生命周期。各单元之间通过点对点串行差分协议互连，其中通信单元和内存阵列单元之间通过灵活的高速互连网络实现动态绑定，实现高带宽条件下的高扩展性。内部处理器提供延迟隐藏支持，包括智能预取、数据预处理和数据迁移等，提高远程内存服务的性能。
-
公开(公告)号：CN117149536B
公开(公告)日：2025-04-04
申请号：CN202310555661.X
申请日：2023-05-17
Applicant: 中国科学院计算技术研究所
IPC: G06F11/22 , G06F9/50 , G01R31/317
Abstract: 本发明提出一种面向处理器系统级设计的测试方法和系统，包括：基于SoC‑FPGA的处理器测试平台根据硬件源码与器件情况，选择被测处理器的内存与外设使用模式，检测待测试的处理器并对其进行接口标准化处理，将待测试处理器的接口按功能划分；处理器测试平台结合所选的内存与外设使用模式，将待测试处理器以软核的形式部署，设计硬核处理器与待测试处理器的地址空间映射机制，构建FPGA工程并生成硬件配置文件；对软件源码进行编译并生成用于测试的软件负载；硬核处理器根据所选内存与外设使用模式，部署软件负载；根据内存与外设使用模式将SoC‑FPGA的外设接口资源以独占或共享的方式提供给待测试处理器；执行软件负载，对完整软硬件系统进行评测。
-
公开(公告)号：CN117556757A
公开(公告)日：2024-02-13
申请号：CN202311518820.5
申请日：2023-11-14
Applicant: 中国科学院计算技术研究所
IPC: G06F30/343 , G06F115/10
Abstract: 本发明提出一种FPGA加速仿真中内存行为确定性重放系统与方法。本发明设计了一种用于FPGA加速仿真的内存模型系统，并基于检查点技术和事务级确定性的保障方法精确保存目标系统中内存模型的事务级状态，无需考虑FPGA系统中物理内存控制器与内存器件与逻辑仿真中内存模型的差异，可实现FPGA硬件原型仿真平台与逻辑电路仿真软件工具间的状态迁移与确定性重放。
-
Patent Agency Ranking
公开(公告)号：CN110088740B
公开(公告)日：2021-10-19
申请号：CN201780059962.6
申请日：2017-09-30
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/0873
Abstract: 本申请公开了一种非易失性内存NVM的持久化方法和计算设备，内存控制器关联的至少两个内存写指令集合中每个内存写指令集合配置有信用度值，介质控制器关联的至少两个介质写指令集合中每个介质写指令集合配置为信用度值，通过写指令的收发状态和执行状态变更信用度值，多个内存写指令集合各自对应的信用度值与介质控制器中设置的多个介质写指令集合各自对应的信用度值保持同步，内存控制器与介质控制器的信用度值保持同步后，能准确根据信用度值查询写指令是否完成持久化。同时，通过设置多个内存写指令集合，在持久化查询时能实现以内存写指令集合为粒度的局部阻塞，以提高内存控制器的并行处理效率。
-
公开(公告)号：CN107885671B
公开(公告)日：2021-09-14
申请号：CN201610878743.8
申请日：2016-09-30
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/0873
Abstract: 本申请公开了一种非易失性内存NVM的持久化方法和计算设备，内存控制器关联的至少两个内存写指令集合中每个内存写指令集合配置有信用度值，介质控制器关联的至少两个介质写指令集合中每个介质写指令集合配置为信用度值，通过写指令的收发状态和执行状态变更信用度值，多个内存写指令集合各自对应的信用度值与介质控制器中设置的多个介质写指令集合各自对应的信用度值保持同步，内存控制器与介质控制器的信用度值保持同步后，能准确根据信用度值查询写指令是否完成持久化。同时，通过设置多个内存写指令集合，在持久化查询时能实现以内存写指令集合为粒度的局部阻塞，以提高内存控制器的并行处理效率。
-
公开(公告)号：CN112597096A
公开(公告)日：2021-04-02
申请号：CN202011478343.0
申请日：2020-12-15
Applicant: 中国科学院计算技术研究所
IPC: G06F15/78 , G06F1/3234 , G06F1/324
Abstract: 本发明提出一种低功耗的FPGA部分可重构方法和装置。本发明方案所述的系统装置通过结合FPGA静态区逻辑的裁剪及重构切换技术、存储器控制接口休眠与动态时钟管理单元的时钟频率实时调整机制，有效地降低了FPGA静态逻辑区的无效功耗，同时也进一步避免了静态逻辑区长期工作在高频率状态所带来的散热与稳定性问题。
-
公开(公告)号：CN109840410A
公开(公告)日：2019-06-04
申请号：CN201711460396.8
申请日：2017-12-28
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及一种进程内数据隔离与保护的方法，包括将应用程序划分为主函数区域和库函数区域；处理器设置PC范围寄存器、数据限界寄存器和库函数返回地址寄存器；当该处理器执行库函数的访存指令时，判断该访存指令的访存地址是否处于该数据限界寄存器的范围；当处于该范围时，继续执行该访存指令，反之则报告非法状态并进行异常处理；当该处理器执行从该库函数区域到该主函数区域的跳转返回指令时，如该跳转返回指令的目的地址等于该预期返回地址，则继续执行该跳转返回指令；反之则报告非法状态并进行异常处理。本发明可以大大降低运行时的安全检查软件指令开销，有效提高应用程序安全性和执行效率。
-
公开(公告)号：CN104050189B
公开(公告)日：2019-05-28
申请号：CN201310081954.5
申请日：2013-03-14
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F16/332 , G06F16/338 , G06F16/35
Abstract: 本发明实施例提供一种页面共享处理方法及装置，该方法包括：获取候选页面所属的页面类别；将所述候选页面与所述页面类别所包括的多个页面进行比较，获取与所述候选页面具有相同内容的目标页面，并将所述候选页面和所述目标页面进行共享，其中，所有页面根据各页面的预设分类条件统计结果进行分类，同一页面类别所包括的各页面的预设分类条件统计结果满足预设条件。本发明实施例中，通过获取候选页面所属的页面类型，候选页面只需要与它所属页面类别中的页面进行比较，而无需与所有页面进行比较，这样减少了无效比较的次数，提高了效率，也降低了页面比较的开销。
-
-
-
-
-
-
-
-
-
Search Results
190
records
(took 0.078 seconds)
