-
公开(公告)号：CN117832270A
公开(公告)日：2024-04-05
申请号：CN202311595219.6
申请日：2023-11-27
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L23/552 , H01L29/51 , H01L21/336
Abstract: 本申请提供了一种金属氧化物半导体场效应晶体管及其制造方法，包括：衬底；位于衬底底部的漏极；位于衬底上外延层；位于外延层中、靠近外延层上表面且呈轴对称的两个P基区；位于P基区中的源区和短路区；位于外延层上的第一栅极绝缘介质层；位于第一栅极绝缘介质层上的第二栅极绝缘介质层；位于第二栅极绝缘介质层上的栅极；位于栅极、部分第一栅极绝缘介质层和部分第二栅极绝缘介质层上的层间介质；位于层间介质、短路区和部分源区上的源极；其中，第二栅极绝缘介质层包括低介电常数介质层和高介电常数介质层，高介电常数介质层设置于低介电常数介质层的外周侧并在外延层轴心线的延伸方向上与靠近外延层上表面的部分P基区相对设置。
-
公开(公告)号：CN117712166A
公开(公告)日：2024-03-15
申请号：CN202311482105.0
申请日：2023-11-08
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 本申请提供了一种金属氧化物半导体场效应晶体管及其制造方法，包括：衬底；位于衬底底部的漏极；位于衬底上的外延层；位于外延层中、靠近外延层上表面且呈轴对称的两个P基区；位于P基区中的源区和短路区；位于外延层背离衬底一侧的栅极绝缘介质层；位于外延层上的分隔栅极；位于栅极绝缘介质层和分隔栅极上的层间介质；位于层间介质、短路区和部分源区上的源极；位于外延层中、沿外延层的轴心线的延伸方向与栅极绝缘介质层相对设置的注入区。通过设置注入区能够对栅极绝缘介质层进行遮蔽，减轻了分隔栅极受单粒子效应的影响，以使器件在单粒子辐照过程中的栅极漏电流减小；同时为电子空穴对提供了泄露路径，以避免器件受单粒子辐照而烧毁失效。
-
公开(公告)号：CN117220661A
公开(公告)日：2023-12-12
申请号：CN202311271833.7
申请日：2023-09-28
Applicant: 中国科学院微电子研究所
IPC: H03K19/003 , H03K19/0185 , H03K19/20 , H03K17/04
Abstract: 本公开提供了一种抗噪声干扰的栅极驱动电路，包括：PWM波形整形电路，用于对初始方波信号进行整形；死区控制逻辑电路，用于基于整形后的初始方波信号产生非交叠的第一方波信号和第二方波信号，第一方波信号和第二方波信号的非交叠时间形成死区时间；电压电平转换电路，用于将第一方波信号和第二方波信号转换为第一高压方波信号和第二高压方波信号；输出级电路，用于当第一高压方波信号为高电平且第二高压方波信号为低电平时，将输出级电路的输出信号拉向高电平，当出现密勒平台时，向输出级电路的输出端口输出电流；当第一高压方波信号为低电平且第二高压方波信号为高电平时，释放输出级电路的输出端口的电荷，将输出级电路的输出信号拉向低电平。
-
公开(公告)号：CN116705858A
公开(公告)日：2023-09-05
申请号：CN202310868153.7
申请日：2023-07-14
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L29/16
Abstract: 本发明涉及一种抗单粒子辐照效应的MOSFET器件及其制作方法，属于半导体器件技术领域，解决了现有的MOSFET器件受到单粒子辐照下发生单粒子烧毁和单粒子栅穿，造成器件可靠性降低和失效的问题，着重对器件在单粒子辐照下栅极漏电流增加的问题进行了器件的加固设计。该制作方法包括：在衬底上形成外延层；在外延层中形成呈轴对称的两个P基区；在外延层中形成与两个P基区均有重叠的注入区；在P基区中形成源区和短路区；在外延层的上表面形成栅极绝缘介质层；在栅极绝缘介质层上形成分隔栅极；在栅极绝缘介质层和分隔栅极上形成层间介质；形成源极和漏极，得到抗单粒子辐照的MOSFET器件。本发明大幅提高了MOSFET器件在恶劣的空间环境中的长期可靠性。
-
公开(公告)号：CN110828538B
公开(公告)日：2023-05-05
申请号：CN201810894043.7
申请日：2018-08-07
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L21/331 , H01L29/73
Abstract: 本发明公开了一种双极晶体管，包括：按自下而上的顺序依次设置的集电极、N+衬底、N‑集电区、P+基区；设置于所述P+基区上的P‑基区，所述P‑基区裸露出P+基区的延伸部分，所述延伸部分包括基极接触区和终端区，其中，所述基极接触区上设置有基极，所述终端区包括间隔设置的多个场限环，相邻场限环之间由凹槽分隔开；设置于所述P‑基区上的N+发射区；以及设置于所述N+发射区上的发射极。
-
Patent Agency Ranking
公开(公告)号：CN109768091B
公开(公告)日：2022-05-20
申请号：CN201910192344.X
申请日：2019-03-13
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种双沟槽SS‑SiC MOSFET结构，包括：一碳化硅衬底；依次堆叠在衬底之上的一碳化硅N型电子漂移外延层、一碳化硅N型电流扩展外延层、一碳化硅P型基区层、一碳化硅N型重掺杂层、两个对称分布、从碳化硅N型重掺杂层顶部延伸到碳化硅N型电流扩展外延层中的碳化硅源极P型重掺杂离子注入区；两个在碳化硅源极P型重掺杂离子注入区内的源极沟槽；一位于中心的栅极沟槽；一位于栅极沟槽下的P型遮蔽区；一包覆栅极沟槽的二氧化硅层；一栅极多晶硅层。本发明提出的双沟槽SS‑SiC MOSFET结构，通过短P型遮蔽区和浅源极沟槽的设计，可以实现在不损失器件的耐压能力的同时，提高器件的电流能力。
-
公开(公告)号：CN108336129B
公开(公告)日：2021-09-21
申请号：CN201810032255.4
申请日：2018-01-12
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L29/872 , H01L21/329
Abstract: 本申请提供了一种超级结肖特基二极管与其制作方法。该超级结肖特基二极管包括：N+型衬底；N型外延层，设置在N+型衬底的表面上，N型外延层中具有依次叠置设置的P区和P+区，P+区的远离P区的表面为N型外延层的部分表面；正面金属层，设置在N型外延层的远离N+型衬底的至少部分表面上，以使正面金属层与N型外延层形成肖特基结。该超级结肖特基二极管的反向击穿电压较大，能够应用于高压领域中。
-
公开(公告)号：CN108649068B
公开(公告)日：2021-07-09
申请号：CN201810714068.4
申请日：2018-06-29
Applicant: 中国科学院微电子研究所
IPC: H01L29/739 , H01L29/08 , H01L21/04
Abstract: 本发明提供了一种RC‑IGBT器件及其制备方法。该RC‑IGBT器件包括具有第一导电类型的第一集电区以及具有第二导电类型的第二集电区，第一集电区具有贯穿场截止区的第一端部，用于将场截止区隔离为第一截止区和第二截止区，第一集电区中除第一端部之外的部分与第一截止区接触设置，第二集电区与第二截止区接触设置。由于上述第一集电区中第一端部对场截止区的隔离作用，电子或空穴需要爬过该第一端部，增长了载流子运动路径，从而增大了RC‑IGBT器件在导通初期第一集电区上方电势差，使得该PN结更容易开启，器件更容易从单极导通转换为双极导通，进而抑制了RC‑IGBT器件在导通初期所产生的Snapback效应。
-
公开(公告)号：CN109540969B
公开(公告)日：2021-01-05
申请号：CN201811349359.4
申请日：2018-11-13
Applicant: 中国科学院微电子研究所
IPC: G01N27/00
Abstract: 一种SiC氧化中SiC‑SiO2界面碳杂质类型与位置分布的测定方法，包括：提供一个包含SiC‑Si16O2‑Si18O2或SiC‑Si18O2‑Si16O2结构的SiC衬底样品，所述SiC衬底样品由SiC氧化获得；将所述SiC衬底样品放置在真空腔体中，对所述SiC衬底样品匀速加热，不同温度下SiO2与不同类型的碳杂质反应，生成C16O和C18O，并逐渐从界面脱附进入所述真空腔体中；检测所述真空腔体内的C16O+和C18O+的离子电流；分析C16O+和C18O+离子电流的大小随温度的变化曲线判断碳杂质的类型；分析C16O+和C18O+离子电流的大小随时间的变化关系，确定C16O+和C18O+在样品中的扩散机制，利用扩散方程得到不同位置的碳杂质浓度。本发明的测试方法操作简单，准确度高，为表征和筛选合格碳杂质浓度的SiC衬底提供了新的思路。
-
公开(公告)号：CN109545699B
公开(公告)日：2020-08-18
申请号：CN201811381345.0
申请日：2018-11-19
Applicant: 中国科学院微电子研究所 , 株洲中车时代电气股份有限公司
Abstract: 一种测量SiC衬底背面欧姆接触的比接触电阻率的方法，包括：提供具有不同面积的多个SiC衬底，所述SiC衬底的正反两面分别具有接触金属层；分别测量每个SiC衬底在正反两面之间的I‑V特性，得到每个SiC衬底的I‑V测试曲线；根据所述I‑V测试曲线拟合求出每个SiC衬底的总电阻R(S)，所述总电阻R(S)与所述SiC衬底的面积S相关；以及根据所述多个SiC衬底的总电阻R(S)和面积S推导计算所述接触金属层与所述SiC衬底之间的比接触电阻率ρc。本发明可以减少工艺步骤，降低工艺成本。
-
-
-
-
-
-
-
-
-
Search Results
145
records
(took 0.035 seconds)
