公开(公告)号：CN102301470B

公开(公告)日：2013-12-04

申请号：CN201080006080.1

申请日：2010-01-07

Applicant: 吉林克斯公司

Inventor： 詹姆士·卡 ,  理查·C·李 ,  何富兴 ,  莫瀚·费克鲁汀

IPC: H01L27/02 ,  H03K19/003

CPC classification number: H01L27/0266

Abstract: 一种输入/输出(I/O)电路(100)，其中具有一第一N通道金属氧化半导体(NMOS)场效晶体管(FET)(104)，此者是藉一硅化物区块(102)而耦接于该输入脚针(110)。一第一P通道金属氧化半导体(PMOS)FET(106)是经直接地耦接于该输入脚针，其N电井是经电气耦接于一ESD电井偏压电路(124)。一NMOS低电压差分信号(LVDS)驱动器(222)亦经直接地连接于该输入脚针，并且具有多个串接的NMOS FET(224、226)。该LVDS驱动器的第一NMOS FET(224)是经制作于一经电气耦接于接地的第一P分接保护环(308)以及一经耦接于该ESD电井偏压的N电井保护环(312)之内。该LVDS驱动器的第二NMOS FET(226)是经制作于一经电气连接于接地的第二P分接保护环(324)之内。

公开(公告)号：CN103404024A

公开(公告)日：2013-11-20

申请号：CN201180048846.7

申请日：2011-08-31

Applicant: 吉林克斯公司

Inventor： 帕瑞格·尤帕德海亚 ,  梵希利·奇里弗

IPC: H03B5/12

CPC classification number: H03B5/1228 ,  H03B5/1212 ,  H03B5/124 ,  H03B5/1262 ,  H03B5/1265 ,  H03B2201/02 ,  H03B2201/0208 ,  H03B2201/0266

Abstract: 一种可调整共振电路（102），其包括第一电容器（104、108、216、228、232）和第二电容器（106、110、218、230、234），所述第一电容器和第二电容器的第一电极与第二电极之间具有匹配电容。深井配置包括第一井（320、326），所述第一井设置在基板（324）中的第二井（322、328）内。所述第一电容器和第二电容器各自设置在所述第一井上。第一晶体管（120、130）的两个通道电极分别耦合到所述第一电容器的第二电极（114、304）和所述第二电容器的第二电极（118、308）。第二晶体管（122、132）的两个通道电极分别耦合到所述第一电容器的所述第二电极和地线。第三晶体管（124、134）的两个通道电极分别耦合到所述第二电容器的所述第二电极和地线。所述第一晶体管、第二晶体管和第三晶体管的栅电极（226、314）响应于调谐信号（126、136），而且感应器（144、202）耦合在所述第一电容器与所述第二电容器的第一电极（112、116、302、306）之间。

公开(公告)号：CN103403701A

公开(公告)日：2013-11-20

申请号：CN201280010745.5

申请日：2012-01-30

Applicant: 吉林克斯公司

Inventor： 威廉·E·阿雷尔 ,  布雷德利·L·泰勒 ,  卢廷 ,  桑迪·杜塔 ,  派翠克·J·克罗提 ,  哈桑·K·巴扎刚 ,  海·V·恩古廷 ,  霞桑科·波宏吉

IPC: G06F15/78

CPC classification number: G06F13/10 ,  G06F1/26 ,  G06F1/3287 ,  G06F15/7867 ,  G06F15/7871 ,  Y02D10/171

Abstract: 一种集成电路可以包括经配置以执行程序代码的处理器系统。所述处理器系统（202）可以为硬连线的并且包括处理器硬件资源（228、222、220、240、242、246、248）。所述IC还可以包括可配置用来实施不同物理电路的可编程电路系统（204）。所述可编程电路系统可以耦接到所述处理器系统。所述可编程电路系统可以经配置以共享所述处理器系统的所述处理器硬件资源的使用权。所述处理器系统可以进一步控制所述可编程电路系统的各方面，例如，通电和/或断电，并且还控制所述可编程电路系统的配置，以实施该电路系统中的一个或多个不同的物理电路（280）。

公开(公告)号：CN102177583B

公开(公告)日：2013-11-06

申请号：CN200980140477.7

申请日：2009-07-13

Applicant: 吉林克斯公司

Inventor： 詹姆士·卡普

IPC: H01L27/02

CPC classification number: H01L27/0255 ,  G06F17/5063 ,  G06F2217/82 ,  H01L27/0207 ,  H03F1/523 ,  H03F3/45183 ,  H03F2200/444 ,  H03F2203/45371

Abstract: 一种保护实施于集成电路(IC)内的电路设计免受静电放电(ESD)的方法可包含将包括第一(245)和第二(250)装置阵列的装置阵列对(104和108)定位在所述IC上，以共享共用质心(130)，其中所述第一和第二装置阵列是匹配的。包括第一(220)和第二(225)ESD二极管阵列的ESD二极管阵列对(110)可邻近于包围所述第一和第二装置阵列的第一周边(115)而定位在所述IC上，其中所述第一和第二ESD二极管阵列共享所述共用质心且是匹配的。所述第一ESD二极管阵列的每一ESD二极管(220)的阴极端子可耦合到所述第一装置阵列(245)的输入，且所述第二ESD二极管阵列的每一ESD二极管(225)的阴极端子可耦合到所述第二装置阵列(250)的输入。

公开(公告)号：CN103370878A

公开(公告)日：2013-10-23

申请号：CN201180065339.4

申请日：2011-12-08

Applicant: 吉林克斯公司

Inventor： 布雷德利·L·泰勒 ,  卢廷 ,  威廉姆·E·阿雷尔 ,  哈桑·K·巴扎刚 ,  海·V·恩古延 ,  霞桑科·波宏吉

IPC: H03K19/00 ,  H03K19/177

CPC classification number: H03K19/0016 ,  H03K19/177

Abstract: 集成电路（200，300）可包括经配置以运行程序代码的处理器系统（202，310），其中所述处理器系统为硬连线的。所述集成电路还可包括可配置以实施不同物理电路的可编程电路系统（204，315）。所述可编程电路系统可耦接到所述处理器系统并且可经配置以在所述处理器系统的控制下实施断电程序。

公开(公告)号：CN103229256A

公开(公告)日：2013-07-31

申请号：CN201180049684.9

申请日：2011-09-12

Applicant: 吉林克斯公司

Inventor： 梵希利·奇里弗 ,  帕瑞格·尤帕德海亚 ,  马克·J·马雷特

IPC: H01F17/00

CPC classification number: H01F17/0013 ,  H01F2017/0073 ,  Y10T29/4902

Abstract: 本发明提供一种对称电感器，其包含多对半环路(举例来说，312、314、316、318)，第一终端电极与第二终端电极(举例来说，302、304)，以及一中央分接电极(举例来说，310)。该等半环路对系在一积体电路的分别导体层(举例来说，101、201)之中。每一个半环路对皆在分别导体层之中包含一第一半环路(举例来说，312、316)与一第二半环路(举例来说，314、318)。该等第一终端电极与第二终端电极系在一第一导体层之中，而该中央分接电极则系在一第二导体层之中。第一终端电极与该中央分接电极会经由一第一串联组合被耦合，该第一串联组合包含每一个半环路对中的第一半环路。该第二终端电极与该中央分接电极会经由一第二串联组合被耦合，该第二串联组合包含每一个半环路对中的第二半环路。

公开(公告)号：CN102007474B

公开(公告)日：2013-04-17

申请号：CN200980113711.7

申请日：2009-03-16

Applicant: 吉林克斯公司

Inventor： 钦丹柏·R·库尔卡尼 ,  克里斯多夫·卡克利斯

IPC: G06F9/46 ,  G06F12/08

CPC classification number: G06F9/466 ,  G06F9/52 ,  G06F2209/523

Abstract: 一种可配置事务存储器(102)使来自客户端(104到110)的事务同步。所述可配置事务存储器(102)包括存储器缓冲器(120)和事务缓冲器(128)。所述存储器缓冲器(120)包括分配控制装置(124)和存储装置(126)，且所述分配控制装置(124)可配置以选择性地在事务缓冲器(128)与用于数据字的数据缓冲器(130)之间分配所述存储装置。所述事务缓冲器(128)存储指示数据字与客户端的每一组合的状态(132到134)，对于所述数据字和所述客户端的每一组合，来自所述客户端的所述在进行中的事务中的写入存取参考所述数据字。事务仲裁器(122)针对来自每一客户端的所述在进行中的事务产生完成状态。所述完成状态在没有碰撞的情况下被提交或在碰撞的情况下被中止。碰撞是来自所述客户端的所述事务的参考一数据字的存取跟随在来自另一客户端的在进行中的另一事务的参考所述数据字的写入存取之后。

公开(公告)号：CN103039006A

公开(公告)日：2013-04-10

申请号：CN201180037448.5

申请日：2011-05-27

Applicant: 吉林克斯公司

Inventor： 大卫·P·舒特兹 ,  桑佛德·L·黑尔顿 ,  理查·W·史旺森 ,  皮涛

IPC: H03K19/177 ,  G06F13/16

CPC classification number: G06F13/1689 ,  H03K19/177

Abstract: 一种集成电路，其可包括输入/输出（I/O）列（100）。所述I/O列可包括多个字节时钟组（502、504、506、508）。每个字节时钟组可包括至少一个移相器（135），所述至少一个移相器（135）经配置以对在某频率下的所述字节时钟组中的电路元件设置时钟，耦合到所述字节时钟组的源同步器件以所述频率传送数据。

公开(公告)号：CN102959704A

公开(公告)日：2013-03-06

申请号：CN201180032236.8

申请日：2011-06-13

Applicant: 吉林克斯公司

Inventor： 詹姆士·卡普 ,  麦克·J·哈特 ,  穆罕默德·费克鲁汀 ,  史帝芬·T·瑞利

IPC: H01L27/02 ,  H01L25/065

CPC classification number: H01L23/60 ,  H01L25/0655 ,  H01L25/0657 ,  H01L27/0255 ,  H01L2224/16225 ,  H01L2224/73253 ,  H01L2225/06572 ,  H01L2924/14 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/19107 ,  Y10T29/49117

Abstract: 用于一多芯片模块的晶粒的静电放电防护被描述。在该晶粒形成后及该多芯片模块组合前，一接触件具有一外露表面。该接触件是用于该多芯片模块的晶粒间互连。该接触件是在该多芯片模块组合后用于该多芯片模块的内部节点。一驱动电路耦接至该接触件并具有一第一输入阻抗。一放电电路耦接至该接触件以提供该驱动电路的静电放电防护并具有与第一放电路径有关的第一顺向偏压阻抗。该第一顺向偏压阻抗是该第一输入阻抗的分数。

公开(公告)号：CN102017815B

公开(公告)日：2013-03-06

申请号：CN200880119932.0

申请日：2008-11-05

Applicant: 吉林克斯公司

Inventor： 安东尼·T.·道

IPC: H05K1/02

CPC classification number: H05K1/0216 ,  H01L2224/16 ,  H01L2924/15311 ,  H05K1/0262 ,  H05K1/0298 ,  H05K2201/09327 ,  H05K2201/10212 ,  H05K2201/10734

Abstract: 提供一种藉控制PCB平面(1-24)的堆栈达到降低装置颤动的模型与方法，以便针对FPGA(105)里的关键核心电压来最小化FPGA(105)与PCB电压平面(3、8、13、17、22)间的电感。此外，提供一种藉控制封装基板平面的堆栈达到降低颤动的模型与方法，以便针对晶粒里的关键核心电压来最小化晶粒与基板电压平面间的电感。