神经网络电路的校正方法以及设计方法

    公开(公告)号:CN112215344B

    公开(公告)日:2025-03-21

    申请号:CN202011056258.5

    申请日:2020-09-30

    Applicant: 清华大学

    Abstract: 一种用于神经网络电路的校正方法以及一种神经网络电路的设计方法。神经网络电路包括计算电路以及与计算电路连接的非线性函数电路,校正方法包括:获取表征计算电路的非理想输出与理想输出之间关系的校正系数;以及通过改变神经网络电路的电路参数,将校正系数加入非线性函数电路中。该校正方法可以提高神经网络电路的网络识别率。

    忆阻器处理单元、存算一体处理器、电子设备及操作方法

    公开(公告)号:CN119623539A

    公开(公告)日:2025-03-14

    申请号:CN202311181885.5

    申请日:2023-09-13

    Applicant: 清华大学

    Abstract: 一种忆阻器处理单元、存算一体处理器、电子设备及操作方法,该忆阻器处理单元包括主体忆阻器阵列、冗余忆阻器阵列和片上学习控制电路,其中,主体忆阻器阵列被配置为存储神经网络模型的最后全连接层的第一权重组合;冗余忆阻器阵列被配置为存储用于最后全连接层的第二权重组合;片上学习控制电路被配置为执行对神经网络模型的增量学习。该忆阻器处理单元能够应用于面向增量学习的存算一体系统,以高效实现片上增量学习。

    阻变存储器的处理方法、装置、电子设备及存储介质

    公开(公告)号:CN119562755A

    公开(公告)日:2025-03-04

    申请号:CN202411431370.0

    申请日:2024-10-14

    Applicant: 清华大学

    Abstract: 本申请涉及一种阻变存储器的处理方法、装置、电子设备及存储介质,其中,方法包括:判断是否存在阻变存储器处理需求;若存在阻变存储器处理需求,则对待理处阻变存储器进行正向Forming操作得到正向处理后的阻变存储器,若正向处理后的阻变存储器的电导大于或等于第一预设电导阈值,则重复施加第一RESET脉冲至正向处理后的阻变存储器,直至正向处理后的阻变存储器的电导小于第一预设电导阈值,得到反向处理后的阻变存储器;重复施加第二RESET脉冲至反向处理后的阻变存储器,直至反向处理后的阻变存储器的电导大于第二预设电导阈值,得到目标阻变存储器。由此,解决编程后的目标存储器容易产生驰豫现象的问题,增强编程后阻变存储器电导状态的稳定性。

    钳位电路和存算一体装置
    74.
    发明公开

    公开(公告)号:CN119314535A

    公开(公告)日:2025-01-14

    申请号:CN202411417364.X

    申请日:2024-10-11

    Applicant: 清华大学

    Abstract: 本公开的实施例提供了一种钳位电路和存算一体装置。该钳位电路包括:钳位支路模块、放大器模块、前馈采样模块和反馈采样模块,其中,反馈采样模块被配置为对钳位参考电压和在第一工作状态阶段接收的理想钳位电压之间的第一压差进行采样以产生反馈输出;放大器模块被配置为将从反馈采样模块接收的反馈输出放大后输出到前馈采样模块;前馈采样模块被配置为对放大器模块的输出端的电压和第一参考电压之间的第二压差进行采样以产生前馈输出;钳位支路模块被配置为在第二工作状态根据前馈输出将钳位节点钳位至理想钳位电压。该钳位电路可以消除输入电压失调引起的静态电流误差和钳位本身的电压失配。

    数据转换方法、转换装置、转换电路以及存算一体设备

    公开(公告)号:CN119276270A

    公开(公告)日:2025-01-07

    申请号:CN202411310094.2

    申请日:2024-09-19

    Abstract: 本发明公开了一种数据转换方法、转换装置、转换电路以及存算一体设备,所述方法包括:获取待转换整型数据以及目标缩放系数;根据待转换整型数据的数据位数对目标缩放系数的尾数进行截位得到目标缩放系数的有效尾数;基于目标缩放系数的符号、目标缩放系数的指数以及目标缩放系数的有效尾数对待转换整型数据进行格式转换,以得到待转换整型数据对应的目标浮点型数据。由此,该方法首先对目标缩放系数的尾数进行截位,然后通过截位处理后的目标缩放系数对待转换整型数据进行计算,以完成数据格式转换,大大减小了数据转换的计算量,降低了硬件资源的占用和能耗开销。

    基于DDFP数据结构的CIM数据处理方法、装置、电子设备

    公开(公告)号:CN119201034A

    公开(公告)日:2024-12-27

    申请号:CN202411310099.5

    申请日:2024-09-19

    Abstract: 本发明公开了一种基于DDFP数据结构的CIM数据处理方法、装置、电子设备。其中,方法包括:获取第一浮点数据;将第一浮点数据量化为第一浮点数对应的DDFP数据结构,其中,DDFP数据结构包括第一缩放系数和第一整型数据;将第一整型数据进行CIM计算得到第二整型数据;根据第一缩放系数、第二整型数据和CIM的计算参数确定目标缩放系数;根据第二整型数据和目标缩放系数之积确定目标浮点数据。本发明的处理方法,提供了标准化的DDFP数据结构和处理流程,可以较好地兼容数字电路和模拟电路,实现便捷的整型数据与浮点数据之间的转换,且无需调用乘法器计算硬件,降低了能效,缩短了延时。

    具有C形沟道的竖直晶体管及其制造方法

    公开(公告)号:CN118763122A

    公开(公告)日:2024-10-11

    申请号:CN202410771539.0

    申请日:2024-06-14

    Applicant: 清华大学

    Abstract: 本公开提供了具有C形沟道的竖直晶体管及其制造方法。该竖直晶体管包括:在衬底上方在竖直方向上依次设置的源极、栅极和漏极,源极、栅极和漏极均具有中心设置有孔的板形状,源极和漏极的孔的面积小于栅极的孔的面积;在栅极的孔的内壁上形成的栅介质,栅介质在竖直方向上具有开口向内的C形剖面;以及在竖直方向上沿源极的孔的内壁、栅介质的开口和漏极的孔的内壁延伸的半导体材料层,半导体材料层的沿开口的部分形成C形沟道。根据本公开的具有C形沟道的竖直晶体管及其制造方法,可以在晶体管中实现独立的源极和漏极接触,使得不仅可以降低光刻成本,而且可以避免后续的工艺步骤对先前形成的晶体管层性能的影响。

    一种数据处理方法、装置及设备

    公开(公告)号:CN116797446B

    公开(公告)日:2024-09-24

    申请号:CN202210265514.4

    申请日:2022-03-17

    Abstract: 本发明提供了一种数据处理方法、装置及设备,其中,数据处理方法包括:利用目标颜色转换模型,对至少一个参考图像进行颜色转换,得到各所述参考图像对应的输出信息;根据所述参考图像对应的输出信息,设置图像采集参数;在设置后的图像采集参数下,采集第一待处理图像;其中,所述目标颜色转换模型的输出信息为N维向量,每一维向量代表一种图像颜色转换方式及对应的更改量;所述N为大于或等于1的整数。本方案很好的解决了现有技术中针对颜色转换的数据处理方案不具有可解释性,无法对后续方案进行有效指导的问题。

    多比特输入数据编码方法、装置、电子设备及存储介质

    公开(公告)号:CN114499538B

    公开(公告)日:2024-08-20

    申请号:CN202111542066.X

    申请日:2021-12-16

    Applicant: 清华大学

    Abstract: 本申请涉及集成电路技术领域,特别涉及一种多比特输入数据编码方法、装置、电子设备及存储介质,方法应用于忆阻器存算一体系统,包括以下步骤:在忆阻器存算一体系统中,获取至少一个多比特数据;由至少一个多比特数据生成用于表示多比特数据的多个加权脉冲组;计算每个加权脉冲组的脉冲的计算结果,并由每个加权脉冲组的脉冲的计算结果和对应的权值,加权求和得到多比特输入数据编码结果。由此,解决了相关技术中忆阻器存算一体系统的多比特输入数据编码类型,存在运算精度、运算时间和硬件开销难以折中等问题。

    基于存算一体阵列的图像传感器及芯片

    公开(公告)号:CN118509729A

    公开(公告)日:2024-08-16

    申请号:CN202310180472.9

    申请日:2023-02-15

    Abstract: 本申请实施例公开了一种基于存算一体阵列的图像传感器及芯片,该图像传感器包括:外围电路、以存算一体阵列作为电路结构且复用外围电路的感光区和计算区;其中:感光区的存算一体阵列采用具有光电调制特性的忆阻器作为基本单元;感光区用于在进行图像曝光时将入射的光信号调制成电导值,并以电导值存储曝光后的图像;计算区用于存储神经网络的权重信息,并基于神经网络的权重信息和图像的特征图对图像进行推理,将产生的模拟电流输出给外围电路;外围电路用于对输入的数字信号进行数模转换后形成模拟电压施加在感光区或计算区,并对感光区或计算区产生的模拟电流进行模数转换后输出。

Patent Agency Ranking