-
公开(公告)号:CN103956182B
公开(公告)日:2017-02-15
申请号:CN201410155104.X
申请日:2014-04-17
Applicant: 清华大学 , 清华大学深圳研究生院
IPC: G11C11/4063 , G11C11/409
Abstract: 本发明提出随机访问存储器单元结构、随机访问存储器及其操作方法,该单元结构包括:N型门管、P型门管、N型晶体管和P型晶体管,其中,N型晶体管的源极与器件内部可调低电压相连,P型晶体管的源极与器件内部可调电源电压相连,N型晶体管的漏极与P型晶体管的栅极相连,N型晶体管的栅极与P型晶体管的漏极相连,N型门管的漏极与位线相连,N型门管的栅极与写入字线相连,N型门管的源极连接至N型晶体管的漏极与P型晶体管的栅极之间的第一节点,P型门管的漏极与互补位线相连,P型门管的栅极与读取字线相连,P型门管的源极连接至N型晶体管的栅极与P型晶体管的漏极之间的第二节点。本发明具有控制简单、集成度高、稳定可靠优点。
-
公开(公告)号:CN103366803A
公开(公告)日:2013-10-23
申请号:CN201310260004.9
申请日:2013-06-26
Applicant: 清华大学 , 清华大学深圳研究生院
IPC: G11C11/413
Abstract: 本发明公开一种包括:第一至第四上拉管、第一至第四下拉管、第一至第四负载管,以及第一至第四门管。由上可知,本发明在传统的SRAM结构基础上,在下拉管漏极与上拉管漏极之间增加负载管,由于负载管的阈值为负电压,则在无软错误的情况下,负载管一直为导通状态,保持存储信息;在有软错误的情况下,本结构存在的负载管与冗余结构的反馈机制,可恢复存储信息,其中VDDI、VSSI电压可根据工艺与功耗要求动态调整。本发明具有抗软错误能力强、稳定性高、低功耗且与商用逻辑工艺兼容的优点。
-
公开(公告)号:CN103366802B
公开(公告)日:2016-06-29
申请号:CN201310258466.7
申请日:2013-06-26
Applicant: 清华大学 , 清华大学深圳研究生院
IPC: G11C11/413
Abstract: 本发明公开一种静态随机存储单元,包括:第一至第四上拉管、第一至第四下拉管、第一至第四负载管,以及第一至第四门管。本发明的静态随机存储单元在传统的DICE结构基础上,在下拉管漏极与上拉管漏极之间增加负载管,由于负载管的阈值电压为负值,则在无软错误的情况下,负载管一直为导通状态,保持存储信息;在有软错误的情况下,负载管与冗余结构的反馈机制,可恢复存储信息。本发明具有抗软错误能力强、稳定性高、低功耗且与商用逻辑工艺兼容的优点。
-
公开(公告)号:CN103337252A
公开(公告)日:2013-10-02
申请号:CN201310258585.2
申请日:2013-06-26
Applicant: 清华大学 , 清华大学深圳研究生院
IPC: G11C11/413
Abstract: 本发明公开一种冗余结构静态随机存储单元,包括:第一至第四上拉管、第一至第四下拉管、第一至第四负载管,以及第一至第四门管。本发明在传统的SRAM结构基础上,在下拉管漏极与上拉管漏极之间增加负载管,由于负载管的阈值在-VDDI/2-0v范围内变化,则在无软错误的情况下,负载管一直为导通状态,保持存储信息;在有软错误的情况下,本结构存在的负载管与冗余结构的反馈机制,可恢复存储信息。本发明具有抗软错误能力强、稳定性高、低功耗且与商用逻辑工艺兼容的优点。
-
公开(公告)号:CN103337252B
公开(公告)日:2016-01-20
申请号:CN201310258585.2
申请日:2013-06-26
Applicant: 清华大学 , 清华大学深圳研究生院
IPC: G11C11/413
Abstract: 本发明公开一种冗余结构静态随机存储单元,包括:第一至第四上拉管、第一至第四下拉管、第一至第四负载管,以及第一至第四门管。本发明在传统的SRAM结构基础上,在下拉管漏极与上拉管漏极之间增加负载管,由于负载管的阈值在-VDDI/2-0v范围内变化,则在无软错误的情况下,负载管一直为导通状态,保持存储信息;在有软错误的情况下,本结构存在的负载管与冗余结构的反馈机制,可恢复存储信息。本发明具有抗软错误能力强、稳定性高、低功耗且与商用逻辑工艺兼容的优点。
-
公开(公告)号:CN104637530A
公开(公告)日:2015-05-20
申请号:CN201410729870.2
申请日:2014-12-04
Applicant: 清华大学 , 清华大学深圳研究生院
IPC: G11C11/413
CPC classification number: G11C11/419 , G11C11/403 , G11C11/406 , G11C11/412 , G11C11/4125 , G11C11/418
Abstract: 本发明公开了一种冗余结构随机访问存储器,包括:两个相同的存储单元阵列、一个数据写入电路和一个数据读出电路,其中,两个相同的存储单元阵列具有相同的阵列架构,并且阵列中相同地址处的存储单元具有相同的初始存储信息,其中,数据写入电路用于将同一个数据同时写入两个相同存储阵列中相同地址处的存储单元,其中,数据读出电路用于选中两个存储单元阵列中相同地址处的存储单元中的存储信息,当两个存储单元的存储信息不相同时,数据读出电路输出“0”,当两个存储单元的存储信息相同时,数据读出电路输出此相同的存储信息。本发明具有硬件面积小、复杂度小、数据存储稳定可靠等优点。
-
公开(公告)号:CN103366802A
公开(公告)日:2013-10-23
申请号:CN201310258466.7
申请日:2013-06-26
Applicant: 清华大学 , 清华大学深圳研究生院
IPC: G11C11/413
Abstract: 本发明公开一种静态随机存储单元,包括:第一至第四上拉管、第一至第四下拉管、第一至第四负载管,以及第一至第四门管。本发明的静态随机存储单元在传统的DICE结构基础上,在下拉管漏极与上拉管漏极之间增加负载管,由于负载管的阈值电压为负值,则在无软错误的情况下,负载管一直为导通状态,保持存储信息;在有软错误的情况下,负载管与冗余结构的反馈机制,可恢复存储信息。本发明具有抗软错误能力强、稳定性高、低功耗且与商用逻辑工艺兼容的优点。
-
公开(公告)号:CN104637530B
公开(公告)日:2017-10-24
申请号:CN201410729870.2
申请日:2014-12-04
Applicant: 清华大学 , 清华大学深圳研究生院
IPC: G11C11/413
CPC classification number: G11C11/419 , G11C11/403 , G11C11/406 , G11C11/412 , G11C11/4125 , G11C11/418
Abstract: 本发明公开了一种冗余结构随机访问存储器,包括:两个相同的存储单元阵列、一个数据写入电路和一个数据读出电路,其中,两个相同的存储单元阵列具有相同的阵列架构,并且阵列中相同地址处的存储单元具有相同的初始存储信息,其中,数据写入电路用于将同一个数据同时写入两个相同存储阵列中相同地址处的存储单元,其中,数据读出电路用于选中两个存储单元阵列中相同地址处的存储单元中的存储信息,当两个存储单元的存储信息不相同时,数据读出电路输出“0”,当两个存储单元的存储信息相同时,数据读出电路输出此相同的存储信息。本发明具有硬件面积小、复杂度小、数据存储稳定可靠等优点。
-
公开(公告)号:CN103366803B
公开(公告)日:2016-06-29
申请号:CN201310260004.9
申请日:2013-06-26
Applicant: 清华大学 , 清华大学深圳研究生院
IPC: G11C11/413
Abstract: 本发明公开一种包括:第一至第四上拉管、第一至第四下拉管、第一至第四负载管,以及第一至第四门管。由上可知,本发明在传统的SRAM结构基础上,在下拉管漏极与上拉管漏极之间增加负载管,由于负载管的阈值为负电压,则在无软错误的情况下,负载管一直为导通状态,保持存储信息;在有软错误的情况下,本结构存在的负载管与冗余结构的反馈机制,可恢复存储信息,其中VDDI、VSSI电压可根据工艺与功耗要求动态调整。本发明具有抗软错误能力强、稳定性高、低功耗且与商用逻辑工艺兼容的优点。
-
公开(公告)号:CN103956182A
公开(公告)日:2014-07-30
申请号:CN201410155104.X
申请日:2014-04-17
Applicant: 清华大学 , 清华大学深圳研究生院
IPC: G11C11/4063 , G11C11/409
Abstract: 本发明提出随机访问存储器单元结构、随机访问存储器及其操作方法,该单元结构包括:N型门管、P型门管、N型晶体管和P型晶体管,其中,N型晶体管的源极与器件内部可调低电压相连,P型晶体管的源极与器件内部可调电源电压相连,N型晶体管的漏极与P型晶体管的栅极相连,N型晶体管的栅极与P型晶体管的漏极相连,N型门管的漏极与位线相连,N型门管的栅极与写入字线相连,N型门管的源极连接至N型晶体管的漏极与P型晶体管的栅极之间的第一节点,P型门管的漏极与互补位线相连,P型门管的栅极与读取字线相连,P型门管的源极连接至N型晶体管的栅极与P型晶体管的漏极之间的第二节点。本发明具有控制简单、集成度高、稳定可靠的优点。
-
-
-
-
-
-
-
-
-