-
公开(公告)号：CN101923595A
公开(公告)日：2010-12-22
申请号：CN201010262309.X
申请日：2010-08-25
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明公开一种模拟集成电路版图寄生器件提取系统及方法，主要是为了优化集成电路设计，提取出不同制造工艺下的寄生器件而设计。本发明包括：数据读取模块，读取模拟集成电路版图数据；图层定义模块，描述版图中几何层与物理层之间的对应关系；寄生器件提取规则模块，用于制定寄生器件的提取规则，生成提取规则执行文件；以及，寄生器件提取模块，对接收到的所述数据读取模块输出的数据进行预处理，并基于图层定义模块和寄生器提取规则模块对接收的所述数据进行运算提取，再将提取出的寄生器件标入到上述模拟集成电路版图中，并输出包含寄生器件的模拟集成电路版图。本发明能够提取出不同制造工艺下的寄生器件，为版图优化设计提供依据。
-
公开(公告)号：CN101916317A
公开(公告)日：2010-12-15
申请号：CN201010259844.X
申请日：2010-08-23
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明公开一种基于无网格模型的集成电路模块到模块的布线方法，主要是为了找出集成电路布线的最短路径和提高布线效率而设计。本发明依据读入的障碍信息建立障碍列表，并将该障碍列表中的每一个多边形障碍都转化为矩形障碍，同时扩展矩形障碍边界，构造二维不均匀网格阵列；然后，将起始模块和终止模块分别转化为起始点集和终止点集；并采用A*算法进行路径搜索；最后，输出搜索结果。本发明能够找出集成电路布线的最短路径，且布线效率高。
-
公开(公告)号：CN101373492B
公开(公告)日：2010-11-10
申请号：CN200810105867.8
申请日：2008-05-04
Applicant: 清华大学
IPC: G06F17/50
Abstract: 三维芯片热通孔和性能优化的空白区重分配方法，其特征在于，依次含有以下步骤：计算每个格子所需要的热通孔数目；把对热通孔数目的需求转化为对空白取的需求；建立基本拓扑逻辑约束和空白区分配约束以及目标函数，建立芯片线长优化的线性规划模型；建立微体系结构下芯片性能的优化模型；设立权重，进行热通孔数目，线长和性能的多目标优化模型；用单纯型法求解各个模型，求得在性能优化条件下热通孔数目及其最佳分配区域。在芯片性能保持不变的前提下，可减少14％-65％的热通孔数目。
-
公开(公告)号：CN101373492A
公开(公告)日：2009-02-25
申请号：CN200810105867.8
申请日：2008-05-04
Applicant: 清华大学
IPC: G06F17/50
Abstract: 三维芯片热通孔和性能优化的空白区重分配方法，其特征在于，依次含有以下步骤：计算每个格子所需要的热通孔数目；把对热通孔数目的需求转化为对空白区的需求；建立基本拓扑逻辑约束和空白区分配约束以及目标函数，建立芯片线长优化的线性规划模型；建立微体系结构下芯片性能的优化模型；设立权重，进行热通孔数目，线长和性能的多目标优化模型；用单纯型法求解各个模型，求得在性能优化条件下热通孔数目及其最佳分配区域。在芯片性能保持不变的前提下，可减少14％－65％的热通孔数目。
-
Patent Agency Ranking
公开(公告)号：CN100428253C
公开(公告)日：2008-10-22
申请号：CN200610164921.7
申请日：2006-12-08
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明属于VLSI物理设计技术领域，是面向模拟电路版图设计自动化而开发的计算机辅助设计方法。其特征在于，它完全针对模拟集成电路的多线宽约束进行设计，从而能够满足模拟电路承载电流状况复杂的要求。本发明包含了带有多线宽约束条件的最短路径搜索方法，并采用了启发式的搜索方法，在有网格模型下实现了对模拟电路的自动布线过程。实验结果表明该方法能有效地解决模拟电路的多线宽约束，能适应任意线宽的布线。同时，该方法在布线过程中的时间耗费和空间耗费比其他传统方法小，而且具有很强的可移植性。
-
公开(公告)号：CN101241523A
公开(公告)日：2008-08-13
申请号：CN200810101598.8
申请日：2008-03-10
Applicant: 清华大学
IPC: G06F17/50
Abstract: 全芯片互连线功耗最优化的布局阶段缓冲器规划方法属于互连线设计优化技术领域，其特征在于，含有以下步骤：读入模块信息及互连线信息，建立电路的逻辑拓扑，边状态初始化为1，计算模块间互连线的时间松弛量，计算逻辑拓扑图中各边权重，利用预流推进方法得到逻辑拓扑图的最大割集，对该割集中的每条边分配时间松弛量，对于每一段互连线，根据时间松弛量分配结果，计算所需要的缓冲器尺寸和个数，以及电路消耗的总互连线功耗。本发明在不影响电路延时性能的前提下，降低了互连线总功耗，具有很高的执行效率，具有工业应用价值。
-
公开(公告)号：CN1275318C
公开(公告)日：2006-09-13
申请号：CN200410003460.6
申请日：2004-03-26
Applicant: 清华大学
Abstract: VLSI中树网混合供电结构的高速高精度瞬态仿真方法本发明属于VLSI制造技术领域，其特性在于它能够快速对任意比例的树网混合供电网进行瞬态仿真。该方法解决了常规仿真方法不能够处理不规则拓扑结构和多供电源的问题，并且具有很高的仿真精度。同时该方法完全考虑了电阻、电容和电感作为寄生参数的输入，能够达到很高的仿真精度。方法中还采用了基于不完全乔莱斯基分解的预处理技术和快速变元消除技术，方法的效率得到大幅度提高。实验结果证明了该算法具有极高的仿真精度和数值稳定性，能够在很短的时间内对极大规模的电源/地线网络进行仿真，同时由于与拓扑结构的无关性，该方法也适用于高频集成电路中的无源时钟线网、总线线网以及信号线网的仿真。
-
公开(公告)号：CN1258729C
公开(公告)日：2006-06-07
申请号：CN200310113530.9
申请日：2003-11-14
Applicant: 清华大学
IPC: G06F17/50
Abstract: 基于虚拟模块的大规模混合模式布图方法属于集成电路计算机辅助设计技术领域，其特征在于：它是在“虚拟模块”概念的基础上层次化划分整个电路，以降低问题的规模，同时，把处理虚拟模块和宏模块的规划技术以及处理标准单元的布局技术有机地相结合，以保证整个布图系统能在合理时间内得到优良的布图结果。整个过程依次由划分、规划、基于二次布局的总体布局和详细布局组成。与一般的二次布局结果相比，线长改善效果最大可达到40%以上。
-
公开(公告)号：CN1547252A
公开(公告)日：2004-11-17
申请号：CN200310115545.9
申请日：2003-11-28
Applicant: 清华大学
Abstract: 集成电路布图规划与缓冲器规划集成的布局方法属于集成电路计算机辅助设计领域，其特征在于：它引入了缓冲器插入时的可行区域计算，并通过在布图规划结果中的空白区域的划分，简化了缓冲器规划的复杂度，针对布图规划中的缓冲器规划对模拟退火的求解过程进行设计，把缓冲器的规划集成在布局规划问题的求解中。它把缓冲器规划融入布图规划的优化过程中，实现对时延性能的优化。
-
-
-
-
-
-
-
-
Search Results
79
records
(took 0.024 seconds)
