公开(公告)号：CN102929329A

公开(公告)日：2013-02-13

申请号：CN201210376655.X

申请日：2012-09-28

Applicant: 无锡江南计算技术研究所

Inventor： 钱磊 ,  谢向辉 ,  郝子宇 ,  臧春峰 ,  原昊 ,  吴东 ,  朱桂明 ,  方兴

IPC: G06F1/04 ,  H04L12/28

Abstract: 一种片上系统间互连网络的动态重构方法包括：将片上系统的网络接口控制模块连接至网络，网络接口控制模块包括控制寄存器组、状态寄存器组、数据寄存器组、接口控制逻辑、以及一组接口信号管脚；利用控制寄存器组的一个命令寄存器和一个缓存寄存器来分别保存下一次操作的操作命令和相关数据；利用状态寄存器组保存接口控制模块的各种当前状态；利用数据寄存器组的一组寄存器来缓存接口数据，其中寄存器中的每一比特位对应接口信号管脚的当前值；利用接口控制逻辑控制管脚工作模式的配置、数据的发送/接收过程。本发明通过动态重配置网络接口的工作模式，可以动态改变互连网络的拓扑结构、链路连接方式，支持不同的通信模式。

公开(公告)号：CN102902656A

公开(公告)日：2013-01-30

申请号：CN201210370445.X

申请日：2012-09-28

Applicant: 无锡江南计算技术研究所

Inventor： 吴东 ,  谢向辉 ,  原昊 ,  郝子宇 ,  钱磊 ,  陆晓亮 ,  王宇 ,  周浩杰

IPC: G06F15/78

Abstract: 本发明提供了一种可重构集群的模块化三维构造方法和可重构集群构造结构。将可重构集群所涉及的通用处理器节点、可重构加速器、集群互连网络三大主要部分进行模块化划分，从而形成通用处理器节点模块、可重构加速器基板和互连网络支撑底板三个相互支撑的功能模块；第二步骤，用于定义所述通用处理器节点模块、所述可重构加速器基板和所述互连网络支撑底板之间的功能接口；第三步骤，用于通过接插件实现所述通用处理器节点模块和所述可重构加速器基板的水平堆叠，形成一个可重构计算节点；第四步骤，用于将所述可重构计算节点以垂直插装的方式插装在具有网络交换能力的所述互连网络支撑底板上，从而形成一个基于三维构造的可重构集群结构。

公开(公告)号：CN102760176A

公开(公告)日：2012-10-31

申请号：CN201110110834.4

申请日：2011-04-29

Applicant: 无锡江南计算技术研究所

Inventor： 李宏亮 ,  谢向辉 ,  钱磊 ,  郝子宇 ,  张昆 ,  吴东

IPC: G06F17/50

Abstract: 本发明提供了一种硬件事务级仿真方法、引擎及系统，所述方法包括：加载目标系统模型，根据所述目标系统模型创建至少一个仿真线程；依次执行所述仿真线程，将执行仿真线程产生的仿真事件加入事件队列，所述仿真事件记录待触发的仿真线程的线程号；调取所述事件队列中的仿真事件，调度并执行调取的仿真事件记录的待触发的仿真线程的线程号指向的仿真线程，将执行仿真线程产生的仿真事件加入所述事件队列。本发明基于事件驱动的仿真机制，加快了仿真速度，同时提供了精简的仿真建模接口能更方便地描述具有普遍并发性的硬件系统。

公开(公告)号：CN102446159A

公开(公告)日：2012-05-09

申请号：CN201010508870.1

申请日：2010-10-12

Applicant: 无锡江南计算技术研究所

Inventor： 李宏亮 ,  郑方 ,  谢向辉 ,  郝子宇 ,  胡苏太 ,  唐勇

IPC: G06F15/167 ,  G06F12/02

Abstract: 一种多核处理器的数据管理方法及装置，所述多核处理器包括处理器核心阵列和处理器核心互连结构，所述处理器核心阵列包括多个处理器核心，所述处理器核心包括具有多个存储单元的核内存储器，所述处理器核心互连结构用于所述处理器核心阵列中任意两处理器核心间的通信，所述方法包括：对所述处理器核心的核内存储器的存储单元分配存储地址；根据所述存储单元的存储地址在至少一个处理器核心的核内存储器和主存之间进行数据传输。本发明提高了数据的读写效率，利用批量化的访存方式，将多次数据访问合并，避免了零散访问主存的效率损失问题，并提供了多种编址方式和相应的数据传输方式，能够满足多种计算过程的应用需要。