避免误开启的SiC MOSFET器件
    71.
    实用新型

    公开(公告)号:CN222827576U

    公开(公告)日:2025-05-02

    申请号:CN202421517837.9

    申请日:2024-06-30

    Abstract: 避免误开启的SiC MOSFET器件,涉及半导体技术领域。在SiC MOSFET器件内部的栅极Gate Pad区通过淀积介质层以在内部串联一介质电阻层,从而提高器件内部的栅极电阻,但由于栅极电阻会增加器件的开关损耗,因此过大的栅极电阻也会影响器件使用。而本实用新型的介质电阻层可以通过调节厚度来改变电阻值,从而可根据实际设计需求来改变厚度,从而削弱振荡能量,避免器件发生误开启。

    降低续流损耗的SiC UMOSFET
    72.
    实用新型

    公开(公告)号:CN222721867U

    公开(公告)日:2025-04-04

    申请号:CN202421473404.8

    申请日:2024-06-26

    Abstract: 降低续流损耗的SiC UMOSFET,涉及半导体技术领域。通过用P型多晶硅与SiC漂移层之间形成异质结二极管,将两者之间的导通电阻做小。在SiC UMOSFET器件续流过程中由于导通电阻更小,异质结二极管将先行导通,不仅降低了SiC UMOSFET器件的续流损耗,并且也可以避免SiC UMOSFET由于PN结体二极管续流而发生的双极退化效应发生,避免器件性能恶化。

    提高器件长期使用可靠性的SiC器件

    公开(公告)号:CN222706894U

    公开(公告)日:2025-04-01

    申请号:CN202421476064.4

    申请日:2024-06-26

    Abstract: 提高器件长期使用可靠性的SiC器件,涉及半导体技术领域。本实用新型在沟槽栅SiC MOSFET的沟槽底部采用淀积介质的方式形成一层较厚的氧化物,减小了器件栅漏电极之间的耦合面积,从而减小了器件的栅漏电容,提高开关性能,并且淀积的氧化物将沟槽栅氧底部拐角填充,避免了常规沟槽栅SiC MOSFET在此处栅氧化层易引起电场集中而发生击穿失效的现象,提高了器件的长期使用可靠性。

    降低导通损耗SiC器件
    75.
    实用新型

    公开(公告)号:CN222706893U

    公开(公告)日:2025-04-01

    申请号:CN202421476063.X

    申请日:2024-06-26

    Abstract: 降低导通损耗SiC器件,涉及半导体技术领域。隔离介质层覆盖在门极Poly层的顶面,并向下延伸与N+区连接;碳化硅Drift层顶面的中部设有源级Poly层,源级Poly层的侧部设有与之间隔设置并与隔离介质层连接的欧姆接触合金层;源级Poly层和欧姆接触合金层之间设有向上延伸的氧化物介质层。欧姆接触合金层底部与碳化硅Drift层中的N+区和P+区接触,将P‑base区、N+区和P+区同电位,提高器件耐压能力。

    提高体二极管导通性能SiC MOSFET结构

    公开(公告)号:CN222322090U

    公开(公告)日:2025-01-07

    申请号:CN202420964948.8

    申请日:2024-05-07

    Abstract: 提高体二极管导通性能SiC MOSFET结构,涉及半导体器件。从下而上依次包括漏极电极、衬底、外延层和源极电极金属层;所述外延层内设有:P‑Well阱区,设有若干,分别从所述外延层的顶面向下延伸;P型重掺杂,设有若干,分别从所述P‑Well阱区的顶面向下延伸;N型重掺杂,设有若干,分别从所述P‑Well阱区的顶面向下延伸,并与所述P型重掺杂相连接;所述外延层中部P型重掺杂两侧分别设有N型重掺杂;所述源极电极金属层内设有间隔设置的源极驱动系统和栅极驱动系统;本实用新型方法制作工艺简单,效果显著,可以应用于新型碳化硅MOSFET功率器件的制造。

    稳定型碳化硅二极管器件
    78.
    实用新型

    公开(公告)号:CN217544627U

    公开(公告)日:2022-10-04

    申请号:CN202221318465.8

    申请日:2022-05-30

    Abstract: 稳定型碳化硅二极管器件。涉及半导体器件技术领域,尤其涉及稳定型碳化硅二极管器件。包括导电底板,所述导电框架呈板状,底部设有向下延伸的第一引脚;第二引脚,所述第二引脚间隔设置在所述第一引脚的一侧;第三引脚,所述第三引脚间隔设置在所述第一引脚的另一侧;FRD芯片,所述FRD芯片键合设置在所述导电底板上,与所述第二引脚电性连接;和SIC芯片,所述SIC芯片键合设置在所述导电底板上,位于所述FRD芯片的侧部,与所述第三引脚电性连接。与传统的引线键合技术相比,芯片键合处接触面积翻倍,优点是:正向通流能力和正向浪涌能力提升。

    集成肖特基二极管的SiC UMOSFET

    公开(公告)号:CN222721866U

    公开(公告)日:2025-04-04

    申请号:CN202421473401.4

    申请日:2024-06-26

    Abstract: 集成肖特基二极管的SiC UMOSFET,涉及半导体技术领域。利用第一沟槽区的重掺杂P+区实现对第二沟槽区栅氧化层的保护,通过P+区与N型漂移层之间的空间耗尽层来降低沟槽栅氧底部拐角的电场集中,避免了栅氧化层的早期击穿失效,从而提高栅氧化层的使用可靠性,并且本实用新型在第一沟槽区的侧壁集成了肖特基二极管(SBD)结构,从而在器件续流过程中,将原本PN结体二极管续流改为SBD续流,避免了P区空穴进入到N型漂移层中,避免了器件的双极退化效应发生,提高器件的长期使用可靠性。

    减小导通损耗的SiC场效应晶体管

    公开(公告)号:CN222721865U

    公开(公告)日:2025-04-04

    申请号:CN202421473398.6

    申请日:2024-06-26

    Abstract: 减小导通损耗的SiC场效应晶体管,涉及半导体技术领域。在SiC MOSFET器件中集成SBD结构,在不影响器件源胞通流能力的同时,将原本在续流过程中只有PN结体二极管作为泄流路径,转变为同时有SBD和PN结两种体二极管作为路径,不仅减小了器件在续流过程中的导通损耗,而且也降低了器件双极退化效应的发生,使得器件可以更长期稳定的使用。

Patent Agency Ranking