公开(公告)号：CN111834467B

公开(公告)日：2021-12-03

申请号：CN201910322519.4

申请日：2019-04-22

Applicant: 复旦大学

Inventor： 张卫 ,  李晓茜 ,  陈金鑫 ,  卢红亮 ,  黄伟

IPC: H01L29/872 ,  H01L21/34

Abstract: 本发明提供了一种与Si工艺兼容的NixSiy/Ga2O3肖特基二极管及其制备方法，用于在标记片上形成肖特基电极以及欧姆电极，该标记片的工作面具有第一区域、第二区域以及第三区域，包括以下步骤：将Ga2O3薄膜覆盖在第一区域上，然后将Ga2O3薄膜的表面以及工作面全部涂胶；在Ga2O3薄膜的表面以及工作面光刻去胶得到阳极窗口；在阳极窗口处溅射沉积Si以及Ni；将去胶的标记片在惰性气氛、预定温度下快速退火预定时间；在第一区域以及第三区域制作具有Ga2O3的欧姆电极，从而得到NixSiy/Ga2O3肖特基二极管。本发明制得的NixSiy/Ga2O3肖特基电极具有较低的电阻率，优异的热稳定性，在满足与硅工艺相兼容的情况下能够制得势垒高度可调的NixSiy/Ga2O3肖特基阳极，具有广泛的应用前景。

公开(公告)号：CN113541451A

公开(公告)日：2021-10-22

申请号：CN202010319721.4

申请日：2020-04-21

Applicant: 复旦大学

Inventor： 周德金 ,  黄伟 ,  卢红亮 ,  张卫

IPC: H02M1/08 ,  H02M1/088 ,  H02M1/32 ,  H02H7/12

Abstract: 本发明提供一种用于增强型GaN HEMT的高频智能半桥栅驱动电路，用于对外部输入的低压数字输入信号HI和LI进行处理并输出高侧输出信号HO和低侧输出信号LO，其特征在于，包括：输入接收电路、数控高精度死区时间产生电路、低侧数控延时电路、低侧高效率输出驱动电路L、高侧预驱动电路、低延时高压电平移位电路、高侧高效率输出驱动电路H、栅压钳位电路、短路保护电路以及欠压保护电路。其中，数控高精度死区时间产生电路和低侧数控延时电路内部的延迟电路采用数字控制延时电路，栅压钳位电路具有第一PMOS晶体管M1L、第二PMOS晶体管M2L、NMOS晶体管M3L、比较器、钳位反相器和2输入或门。

公开(公告)号：CN109360850B

公开(公告)日：2021-10-22

申请号：CN201811308208.4

申请日：2018-11-05

Applicant: 复旦大学

Inventor： 刘文军 ,  雷东 ,  丁士进 ,  张卫

IPC: H01L27/32

Abstract: 本发明属于集成电路设计技术领域，具体为一种降低AMOLED像素电路中驱动TFT功耗的方法。本发明通过减小AMOLED像素电路中作为驱动TFT（包括N型TFT和P型TFT）的阈值电压的绝对值|VTH|，从而降低其功耗。包括以下技术手段：生长不同的电介质薄膜并对薄膜及其内部的固定电荷量通过热处理进行调控；离子注入；在半导体薄膜靠近栅绝缘层一侧的表面注入额外的电子或空穴；调节作为沟道层的半导体薄膜的参杂浓度和厚度。本发明可以降低AMOLED显示面板中每一个亚像素在工作时的功耗。从而降低整个OLED显示面板的工作功耗。

公开(公告)号：CN113517402A

公开(公告)日：2021-10-19

申请号：CN202110677821.9

申请日：2021-06-18

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 王晨 ,  张卫 ,  黄阳 ,  唐灵芝

IPC: H01L51/10 ,  H01L51/30 ,  H01L51/05 ,  H01L51/40

Abstract: 本发明提供了双向阈值对称的选通器，所述双向阈值对称的选通器包括衬底、第一银电极、阻变层和第二银电极，阻变层的组成材料为有机无机杂化钙钛矿，选通器采用了平面对称的双电极结构，在电压刺激下，保证了选通器的第一银电极和第二银电极均能够提供足够的银源，有利于获得双向阈值对称的选通特性，结构简单。本发明还提供了所述双向阈值对称的选通器的制备方法，包括通过真空热蒸发工艺，在衬底的顶面上沉积第一银电极和第二银电极，通过紫外臭氧设备处理沉积有第一银电极和第二银电极的衬底，配制有机无机杂化钙钛矿溶液，通过旋涂工艺对有机无机钙钛矿溶液进行旋涂，形成钙钛矿薄膜。所述双向阈值对称的选通器的制备方法简单，成本低。

公开(公告)号：CN113506775A

公开(公告)日：2021-10-15

申请号：CN202110720222.0

申请日：2021-06-28

Applicant: 上海集成电路制造创新中心有限公司 ,  复旦大学

Inventor： 朱宝 ,  陈琳 ,  孙清清 ,  尹睿 ,  张卫

IPC: H01L21/8242 ,  H01L27/108

Abstract: 本发明提供了一种动态随机存取存储器，包括衬底、晶体管、介质叠层、电容器和导电柱，所述晶体管设置于所述衬底的上表面，所述介质叠层设置于所述衬底的上表面，且部分所述介质叠层包覆所述晶体管，所述导电柱设有若干个，且所述导电柱分别与所述晶体管和所述电容器电接触，所述电容器设置于所述介质叠层，且所述电容器的底部与所述衬底的上表面的最小轴向距离大于0，使得降低了半导体衬底对电容器的电学干扰，从而可以增大电容器的品质因子，减少漏电流，避免了动态随机存取存储器占据较大空间，保证了动态随机存取存储器具有较大的存储密度。本发明提供了所述动态随机存取存储器的制作方法。

公开(公告)号：CN113429605A

公开(公告)日：2021-09-24

申请号：CN202110720204.2

申请日：2021-06-28

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 丁士进 ,  谭昊天 ,  吴小晗 ,  张卫

IPC: C08J5/18 ,  C08G61/12 ,  C08L65/00 ,  C23C16/455 ,  G01N27/00

Abstract: 本发明提供了一种聚合物半导体薄膜的制备方法，包括步骤：S0：将衬底放入原子层沉积设备的反应腔体中；S1：向所述反应腔体中通入第一混合反应气体，所述第一混合反应气体包括第一前驱体；S2：向所述反应腔体中通入第二混合反应气体，所述第二混合反应气体包括第二前驱体，使所述第一前驱体与所述第二前驱体反应生成聚合物；S3：循环交替进行所述步骤S1和所述步骤S2，直至生成的聚合物半导体薄膜达到目标薄膜厚度，使得制备的聚合物半导体薄膜厚度精确可控，可以精确到纳米级别，并且即使在小于10nm的超薄厚度下，所述聚合物半导体薄膜仍然具有连续、均匀的薄膜形貌。本发明还提供一种聚合物半导体薄膜和气体传感器。

公开(公告)号：CN113284806A

公开(公告)日：2021-08-20

申请号：CN202110538164.X

申请日：2021-05-18

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 刘桃 ,  徐敏 ,  张卫 ,  汪大伟 ,  王晨 ,  陈鲲 ,  杨静雯 ,  孙新 ,  潘哲成 ,  吴春蕾 ,  徐赛生 ,  尹睿

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/08

Abstract: 本发明提供了一种环栅器件及其源漏制备方法、器件制备方法、电子设备，其中，环栅器件的源漏制备方法，包括：在基底上形成鳍片，以及横跨所述鳍片的伪栅极单元，所述鳍片包括交替层叠的预备沟道层与预备牺牲层；所述伪栅极单元的数量为多个，多个所述伪栅极单元沿所述预备沟道层的沟道方向依次分布；刻蚀掉相邻两个伪栅极单元之间的预备牺牲层部分；对相邻两个伪栅极单元之间的预备沟道层部分进行刻蚀减薄，并保留部分沟道层材料作为种子层；基于所述种子层，外延源漏的锗硅体层，并在所述锗硅体层形成源极与漏极。

公开(公告)号：CN113283085A

公开(公告)日：2021-08-20

申请号：CN202110585878.6

申请日：2021-05-27

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 王晨 ,  张卫 ,  黄阳 ,  唐灵芝

IPC: G06F30/20 ,  G16C10/00 ,  G16C20/10 ,  G06F119/08 ,  G06F119/14

Abstract: 本发明提供了一种选通器开关的仿真方法，包括通过划分格点的方式建立选通器开关的二维模型，根据所述二维模型的参数计算银原子氧化概率、银离子还原概率、银离子迁移概率以及银原子扩散概率，根据所述银原子氧化概率、所述银离子还原概率、所述银离子迁移概率以及所述银原子扩散概率更新银原子在所述二维模型中的占位，以实现银原子的堆积和扩散，能够直观地观察选通器在选通开关过程中银导电细丝在阻变层中的生长演化过程，从各个方面揭示了选通器开关的微观阻变过程，保证了选通器开关仿真的准确性。本发明还提供了一种选通器开关的系统。

公开(公告)号：CN113206093A

公开(公告)日：2021-08-03

申请号：CN202110471016.0

申请日：2021-04-29

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 陈琳 ,  朱宝 ,  孙清清 ,  张卫

IPC: H01L27/108 ,  H01L21/8242

Abstract: 本发明提供了一种动态随机存取存储器，包括衬底、晶体管和电容器；所述晶体管设置于所述衬底的上表面；所述电容器设置于所述衬底内部且与所述晶体管电接触，所述电容器包括第一沟槽和第二沟槽，所述第一沟槽和所述第二沟槽的朝向方向不同且相连通构成所述电容器的三维骨架，使得可以显著增大电容器的表面积，有利于提升动态随机存取存储器的电容值，减少电容器的刻蚀深度，克服了传统的深槽式电容器刻蚀深度要求很深，存在高深宽比的刻蚀要求和刻蚀速率递减效应的工艺难点，而且使得可以适当增加所述绝缘介质的厚度，从而可以降低漏电流，增加电荷保持时间和减少刷新频率。本发明还提供了一种动态随机存取存储器的制备方法。

公开(公告)号：CN113035797A

公开(公告)日：2021-06-25

申请号：CN202110240263.X

申请日：2021-03-04

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 陈琳 ,  朱宝 ,  孙清清 ,  张卫

IPC: H01L23/31 ,  H01L23/48 ,  H01L21/56 ,  H01L21/48

Abstract: 本发明提供了一种封装结构，包括：硅衬底，间隔设有若干通孔；隔离介质，设于硅衬底的上表面、硅衬底的下表面和通孔的内侧面；扩散阻挡层，设于通孔内，扩散阻挡层覆盖隔离介质；第一籽晶层，覆盖扩散阻挡层；导电层覆盖第一籽晶层且隔离介质、扩散阻挡层、第一籽晶层和导电层依次层叠将若干通孔填充，本发明通过将芯片与若干所述通孔内的导电层一端都电连接，将基板与若干所述通孔内的导电层的另一端都电连接，从而所述基板和所述芯片通过若干所述通孔内的导电层并联的方式实现连接，当其中一个所述通孔内线路出现短路或损坏，其他所述通孔内线路仍然可以传递信号，从而增加了封装结构的可靠性。另外，本发明还提供了封装结构的制造方法。