公开(公告)号：CN103887340A

公开(公告)日：2014-06-25

申请号：CN201310072572.6

申请日：2013-03-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭博钦 ,  程仲良 ,  李显铭 ,  张文

IPC: H01L29/78 ,  H01L29/49

CPC classification number: H01L21/28194 ,  H01L21/02194 ,  H01L21/022 ,  H01L21/02205 ,  H01L21/28088 ,  H01L21/28185 ,  H01L29/4966 ,  H01L29/785

Abstract: 提供了用于鳍式场效应晶体管(FinFET)的栅极堆叠件的N功函数金属及其形成方法。实施例FinFET包括由半导体衬底支撑的鳍，该鳍在源极和漏极之间延伸并且具有沟道区域；以及在鳍的沟道区域上方形成的栅极堆叠件，该栅极堆叠件包括包含位于碳化钽铝(TaAlC)层相对侧上的氧化物层的N功函数金属层。

公开(公告)号：CN113517278B

公开(公告)日：2025-03-28

申请号：CN202110701449.0

申请日：2021-06-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 程仲良

IPC: H10D84/83 ,  H10D84/85 ,  H10D84/03

Abstract: 半导体工艺系统蚀刻位于半导体晶圆上的栅极金属。半导体工艺系统包括基于机器学习的分析模型。分析模型动态地选择用于蚀刻工艺的工艺条件。然后，工艺系统将选择的工艺条件数据用于下一个蚀刻工艺。本申请的实施例提供了集成电路及其形成方法。

公开(公告)号：CN113314611B

公开(公告)日：2025-03-04

申请号：CN202110318514.1

申请日：2021-03-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈彦羽 ,  程仲良

IPC: H10D30/62 ,  H10D30/01 ,  H10D62/10 ,  B82Y40/00 ,  B82Y10/00

Abstract: 本公开针对具有低水平的泄漏电流和低功耗的全环栅(GAA)晶体管结构。例如，GAA晶体管包括在其上设置有第一源极/漏极(S/D)外延结构和第二S/D外延结构的半导体层，其中第一和第二S/D外延结构被半导体纳米片层隔开。半导体结构还包括插入在半导体层与第一和第二S/D外延结构中的每一个之间的隔离结构。GAA晶体管还包括围绕半导体纳米片层的栅极堆叠。本发明的实施例还涉及半导体结构及其形成方法。

公开(公告)号：CN119365069A

公开(公告)日：2025-01-24

申请号：CN202410244294.6

申请日：2024-03-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖诗瑀 ,  程仲良

IPC: H10N97/00 ,  H01L23/538 ,  H01L21/768

Abstract: 本公开涉及后段制程电阻器结构。本公开描述了具有电介质层、沟槽、金属层、半导体层和绝缘层的电阻器结构。电介质层设置在衬底上形成的电组件上方。沟槽设置在电介质层中，并且通过电介质层的电介质区域彼此分离。金属层设置在每个沟槽的底表面和侧表面上以及电介质区域的顶表面上。半导体层设置在金属层的底表面、侧表面和顶表面上。绝缘层设置在沟槽中，并且与半导体层的侧表面和半导体层的顶表面接触。

公开(公告)号：CN119110592A

公开(公告)日：2024-12-10

申请号：CN202410569256.8

申请日：2024-05-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖诗瑀 ,  程仲良

IPC: H10B51/10 ,  H10B51/30 ,  H10B53/10 ,  H10B53/30

Abstract: 本公开涉及后段线程存储器器件。本公开描述了具有衬底、第一互连区域、第二互连区域和存储器器件区域的结构。第一互连区域位于衬底之上并且包括第一互连结构。第二互连区域位于第一互连区域之上并且包括电连接到第一互连结构的第二互连结构。此外，存储器器件区域位于第一互连区域和第二互连区域之间并且包括铁电存储器单元(例如，铁电随机存取存储器(FeRAM)单元)。

公开(公告)号：CN118335757A

公开(公告)日：2024-07-12

申请号：CN202310401739.2

申请日：2023-04-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄莉雯 ,  程仲良 ,  林炳豪 ,  李国政

IPC: H01L27/146

Abstract: 一种像素感测器和其形成方法。像素感测器包括第一光电二极管、通过沟槽隔离结构与第一光电二极管分离的第二光电二极管、位于第一光电二极管上方且包括氧化物材料和金属的阻挡层，以及至少一个电极，其中电极配置成施加横跨阻挡层的电压差。电极通过改变阻挡层中所包括的金属材料的氧化，以控制像素感测器的光电二极管(例如，小像素侦测器的光电二极管)上方的阻挡层的透光率。通过使用电极调整阻挡层的透光率，可以使用单一制造工艺形成针对不同用途及/或产品的像素感测器。因此，可以节约切换制造工艺中可能消耗的能源和加工资源。另外，可以减少制造时间，例如通过消除重新设置制造设备所使用的停机时间。

公开(公告)号：CN112103183B

公开(公告)日：2024-05-03

申请号：CN202010041094.2

申请日：2020-01-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 程仲良 ,  张毅敏 ,  张翔笔 ,  吕育玮 ,  方子韦 ,  赵皇麟

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423

Abstract: 形成集成电路器件的方法包括提供沟道区域并且在沟道区域上生长氧化物层。生长氧化物层包括引入提供氧的第一源气体和引入提供氢的第二源气体。第二源气体与第一源气体不同。生长氧化物层通过将氧结合至沟道区域的半导体元素以形成氧化物层并且将氢结合至沟道区域的半导体元素以形成半导体氢化物副产物来生长。可以在氧化物层上方形成栅极介电层和栅电极。本发明的实施例还涉及集成电路器件。

公开(公告)号：CN117316771A

公开(公告)日：2023-12-29

申请号：CN202311319701.7

申请日：2018-03-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林宏颖 ,  吴正一 ,  凃弘恩 ,  程仲良 ,  朱立轩 ,  萧翔隆 ,  宋慧琳 ,  洪思远 ,  罗盛永 ,  邱丞伟 ,  谢志威 ,  李锦思

IPC: H01L21/336 ,  H01L21/768 ,  H01L23/535 ,  H01L23/532 ,  H01L29/417 ,  H01L21/285 ,  H01L29/78 ,  H01L29/08 ,  C23C16/16

Abstract: 一种制作半导体元件的方法包含以下步骤。形成鳍片于基材上。形成栅极横跨鳍片。形成层间介电层以覆盖栅极。蚀刻层间介电层以于层间介电层中形成开口，其中栅极透过开口暴露。使用无氟前驱物来执行化学气相沉积，以于开口中形成栅极接触，其中栅极接触包括钨。

公开(公告)号：CN111987096B

公开(公告)日：2023-11-17

申请号：CN202010314924.4

申请日：2020-04-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 程仲良 ,  方子韦

IPC: H01L27/092 ,  H01L21/8238 ,  H01L29/06 ,  H01L29/423

Abstract: 本发明的实施例公开了具有被配置为提供超低阈值电压的不同栅极结构的半导体器件的结构以及制造该半导体器件的方法。半导体器件包括分别在第一和第二纳米结构层中的第一和第二纳米结构沟道区域，以及分别围绕第一和第二纳米结构沟道区域的第一和第二全环栅(GAA)结构。第一GAA结构包括具有第一栅极介电层、Al基的n型功函金属层、第一金属覆盖层和第一栅极金属填充层的Al基的栅叠件。第二GAA结构包括具有第二栅极介电层、无Al的p型功函金属层、金属生长抑制层、第二金属覆盖层和第二栅极金属填充层的无Al的栅叠件。

公开(公告)号：CN110176443B

公开(公告)日：2023-08-22

申请号：CN201810937686.5

申请日：2018-08-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 程仲良 ,  陈彦羽

IPC: H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 半导体器件包括位于衬底上方的有源区域；设置在有源区域上方的第一含钴部件；设置在第一含钴部件上方并且与第一含钴部件物理接触的导电帽；以及设置在导电帽上方并且与导电帽物理接触的第二含钴部件。本发明的实施例还涉及用于减小接触电阻的双金属通孔。