-
公开(公告)号:CN103367282A
公开(公告)日:2013-10-23
申请号:CN201210099960.9
申请日:2012-04-06
Applicant: 南亚科技股份有限公司
IPC: H01L23/48 , H01L21/768 , H01L25/065 , H01L21/98
Abstract: 本发明公开了一种半导体芯片,包含基底、穿硅通孔、上凸块以及下凸块。基底具有上表面以及相对于上表面的下表面。穿硅通孔设置于基底中,贯穿上表面以及下表面。上凸块设置于上表面上,并与穿硅通孔电性连接。下凸块设置于下表面上,并与穿硅通孔电性连接。图案化层设置于上凸块上,图案化层具有开孔,且开孔与下凸块的宽度相同。本发明另外还提供了一种封装结构与其形成方法。
-
公开(公告)号:CN103367264A
公开(公告)日:2013-10-23
申请号:CN201210084482.4
申请日:2012-03-27
Applicant: 南亚科技股份有限公司
IPC: H01L23/13
CPC classification number: H01L2224/27013 , H01L2224/32145 , H01L2224/48091 , H01L2224/4824 , H01L2224/73215 , H01L2224/73265 , H01L2924/15311 , H01L2924/00014
Abstract: 本发明公开了一种可避免胶材溢流的封装载板,其特征在于包含一内核层与一设在所述内核层上的阻焊层。所述阻焊层具有一预定的黏晶区域,用来涂布胶材以黏合芯片、一沟渠,沿着所述预定的黏晶区域的外缘分布、一凸起屏障,沿着所述沟渠的外缘分布、以及多个接合指,设置在所述凸起屏障的外侧并从所述阻焊层中裸露出来。
-
公开(公告)号:CN103367240A
公开(公告)日:2013-10-23
申请号:CN201210102044.6
申请日:2012-04-09
Applicant: 南亚科技股份有限公司
IPC: H01L21/768
Abstract: 本发明涉及一种于穿硅通孔的背面薄化工艺中防止铜污染的方法。于半导体基板中设置有至少一穿硅通孔,该至少一穿硅通孔包括一铜金属层、一阻障层及一绝缘层。将半导体基板以正面与一载板结合。于半导体基板的背面的一硅层进行研磨,直到硅层于穿硅通孔上留有一预定厚度为止,或是当阻障层包括一具有比硅层高的研磨磨擦系数的材料时,研磨超过该预定厚度时可继续研磨,而以阻障层做为研磨停止层。对上述研磨后的半导体基板的背面的硅层进行蚀刻以再部分移除硅层而露出穿硅通孔的一部分高度。于薄化用的研磨中,并未使铜金属层露出接受研磨,所以可避免因研磨时铜抹污所造成的铜污染问题。
-
公开(公告)号:CN103367239A
公开(公告)日:2013-10-23
申请号:CN201210101810.7
申请日:2012-04-09
Applicant: 南亚科技股份有限公司
IPC: H01L21/768
Abstract: 本发明公开了一种显露穿硅通孔的方法。首先提供半导体基板,包括第一面及第二面;于所述半导体基板的第一面形成穿硅通孔结构,包括金属层、阻障层及绝缘层;去除掉部分厚度的半导体基板,从第二面显露出穿硅通孔结构;于所述半导体基板的第二面上沉积氮化硅层及氧化硅层;进行化学机械抛光工艺,将氧化硅层、部分的氮化硅层、绝缘层及阻障层磨平去除,显露出金属层,其中显露出金属层的表面与氧化硅层的表面是齐平的;将部分厚度的氧化硅层蚀刻掉,使半导体基板的第二面上的金属层突出于氧化硅层的表面;于所述半导体基板的第二面上进行凸块下金属化层的制作;以及于凸块下金属化层上形成金属凸块。
-
公开(公告)号:CN103021923A
公开(公告)日:2013-04-03
申请号:CN201110354764.7
申请日:2011-10-25
Applicant: 南亚科技股份有限公司
IPC: H01L21/762
CPC classification number: H01L21/762 , H01L21/02381 , H01L21/02532 , H01L21/02639 , H01L21/02664
Abstract: 一种半导体的制造方法。在半导体基底上形成绝缘层。移除部分绝缘层,以形成多个隔离结构以及位在隔离结构之间的网状开口,其中网状开口暴露出半导体基底。进行选择性成长的方法,透过由网状开口暴露的半导体基底的表面成长半导体层,使得隔离结构位在半导体层中。
-
公开(公告)号:CN103000586A
公开(公告)日:2013-03-27
申请号:CN201210037027.9
申请日:2012-02-17
Applicant: 南亚科技股份有限公司
CPC classification number: H01L23/562 , H01L21/311 , H01L21/561 , H01L21/76224 , H01L21/78 , H01L23/3178 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种半导体结构,其含有一底材、一集成电路、及一切割道。所述底材包含一切割道区与一电路区。集成电路设于电路区内,而切割道设于切割道区内,并含有一设在底材中且邻近电路区的裂缝停止沟槽。裂缝停止沟槽与电路区的一侧平行并填有栅格形式的复合材质,以形成一裂缝停止结构。
-
公开(公告)号:CN103000497A
公开(公告)日:2013-03-27
申请号:CN201110340010.6
申请日:2011-11-01
Applicant: 南亚科技股份有限公司
IPC: H01L21/033 , H01L21/027
CPC classification number: G03F7/094 , G03F7/095 , G03F7/32 , G03F7/38 , H01L21/0275 , H01L21/0277 , H01L21/32139
Abstract: 本发明公开了一种形成刻蚀掩膜的方法,其包含:提供一基材,其上具有一待刻蚀的材料层;于所述材料层上形成一硬掩膜层,所述硬掩膜层包含有一对辐射敏感的单层阻材;将所述硬掩膜层暴照在一光化能下,以改变所述硬掩膜层受暴区域的溶剂可溶性;以及对所述硬掩膜层进行一水洗处理以去除所述硬掩膜层的受暴区域,藉以形成一由所述硬掩膜层的未受暴区域构成的掩膜图形。
-
公开(公告)号:CN102881581A
公开(公告)日:2013-01-16
申请号:CN201110264034.8
申请日:2011-09-07
Applicant: 南亚科技股份有限公司
IPC: H01L21/306 , H01L21/336 , C23F1/12
CPC classification number: H01L21/3065 , H01L21/3085
Abstract: 本发明涉及一种在基底中形成狭缝的方法及刻蚀气体组成。其中,在基底中形成狭缝的方法,包括:于基底上形成掩模层,其中掩模层不包括碳。透过掩模层为掩模,对基底进行蚀刻工艺,以于基底中形成至少一个狭缝。蚀刻气体包括Cl2、CF4以及CHF3,CF4与CHF3的莫耳比为约0.5至0.8,以及F与Cl的莫耳比为约0.4至0.8。此外,蚀刻工艺同时移除掩模层。
-
公开(公告)号:CN102800582A
公开(公告)日:2012-11-28
申请号:CN201110266502.5
申请日:2011-09-09
Applicant: 南亚科技股份有限公司
IPC: H01L21/3105 , H01L21/311 , H01L21/8242
CPC classification number: H01L27/10844 , H01L27/10876
Abstract: 本发明公开了一种在半导体基板上形成凹陷阵列元件结构的方法,包括以下步骤:提供一包含半导体基板及第一材料的基材;形成多个第二凹陷于该半导体基板上;形成一第二材料于所述多个第二凹陷内;形成一金属层于该第二材料及该基材上,其中该金属层包括一第一部分及一第二部分;移除该第二部分以形成多个金属层开口;以及根据所述多个金属层开口蚀刻该基材以形成多个第三凹陷。由此,该金属层可以克服蚀刻工艺中非选择性的问题。
-
公开(公告)号:CN102800562A
公开(公告)日:2012-11-28
申请号:CN201110196666.5
申请日:2011-07-14
Applicant: 南亚科技股份有限公司
IPC: H01L21/00 , H01L21/3065 , H01J37/32
CPC classification number: H01J37/32577 , H01J37/32082 , H01J37/32146 , H01J37/32532 , H01J2237/334 , H01J2237/3347 , H01L21/31116
Abstract: 本发明提供了一种脉冲式等离子体蚀刻方法及装置,应用于产生较少沟壁内凹的沟槽结构。该脉冲式等离子体蚀刻装置包括一容置腔、一上电极板、一下电极板、一气体供应槽、一第一超高射频电源供应器、一射频偏压电源供应器以及一脉冲模块。当该脉冲模块提供一超高频电压于该上电极板及该下电极板之间时,一超高频电压则换接至关闭状态,此时大量的电子穿过等离子体并到达基板而于关闭状态时期中和大量的正电离子。本发明的脉冲式等离子体蚀刻方法及装置,能够减少沟槽结构的侧壁内凹或扭弯。
-
-
-
-
-
-
-
-
-