双向可控硅静电放电保护结构及SOI结构

    公开(公告)号:CN109935582A

    公开(公告)日:2019-06-25

    申请号:CN201910138043.9

    申请日:2019-02-25

    Abstract: 本发明尤其涉及双向可控硅静电放电保护结构及SOI结构:深N型掺杂区设置在P衬底内;在深N型掺杂区内设置有第一P型掺杂区、第二P型掺杂区、N型掺杂区、第三P型掺杂区和第四P型掺杂区;在第一P型掺杂区内设置有第一P型重掺杂区、第一N型重掺杂区和第二P型重掺杂区,第二P型重掺杂区位于第一P型掺杂区和深N型掺杂区的交界处;在第四P型掺杂区内设置有第三P型重掺杂区、第二N型重掺杂区和第四P型重掺杂区,第三P型重掺杂区位于第四P型掺杂区和深N型掺杂区的交界处;第二P型掺杂区和第三P型掺杂区的上方均设置有一场氧化层;在深N型掺杂区的上方且位于两个场氧化层之间设置有栅氧化层。

    一种增强抗单粒子能力加固的槽型栅功率器件

    公开(公告)号:CN108122990A

    公开(公告)日:2018-06-05

    申请号:CN201711433356.4

    申请日:2017-12-26

    Abstract: 本申请提供的一种增强抗单粒子能力加固的槽型栅功率器件,涉及半导体器件领域,包括:N+源极接触,所述N+源极接触为深槽结构;Pwell区域,所述Pwell区域位于所述N+源极的下方;N漂移区,所述N漂移区位于所述Pwell区域的下方;其中,所述N+源极、Pwell区域、N漂移区构成寄生NPN晶体管结构;其中,所述器件还包括:N型空穴阻挡层,所述N型空穴阻挡层设置在所述N+源极的下方,阻挡空穴载流子流动。解决了现有技术中改善抗单粒子能力的方法存在应用局限性较大,并且工艺实施困难的技术问题,达到了改善传统结构的空穴流动路径,大幅度减少在寄生电阻区域流过的空穴电流,从而有效的压制了寄生晶体管的开启,增强了器件抗单粒子能力的可靠性的技术效果。

    一种混合结构的电平移位电路
    73.
    发明公开

    公开(公告)号:CN119519691A

    公开(公告)日:2025-02-25

    申请号:CN202411515256.6

    申请日:2024-10-28

    Abstract: 本发明公开一种混合结构的电平移位电路,涉及在集成电路技术领域,以解决现有技术中的电平移位电路在低电压域与高电压域间转换时延时长及功耗高的问题。电路至少包括:与交叉耦合电平移位子电路连接的第一及第二电流镜电平移位子电路;第一电流镜电平移位子电路的输出信号用于降低交叉耦合电平移位子电路中第一上拉网络的上拉强度;第二电流镜电平移位子电路的输出信号用于降低交叉耦合电平移位子电路中第二上拉网络的上拉强度;交叉耦合电平移位子电路用于切断第一及第二电流镜电平移位子电路中的静态电流路径,并实现电路的低电压域与高电压域间转换;从而实现了以皮秒级延时及纳安级静态功耗进行低压域与高压域间的电平转换。

    功率智能开关电路负载电流的测试电路及其测试方法

    公开(公告)号:CN112653441B

    公开(公告)日:2024-08-20

    申请号:CN202011237505.1

    申请日:2020-11-09

    Abstract: 本发明公开了一种功率智能开关电路负载电流的测试电路及其测试方法,测试电路包括:第一电源,用于在接收到第一上电指令后向功率智能开关电路供电;第二电源与第一控制端连接,用于在接收到第二上电指令后向第一控制端提供预设电压,第二上电指令的接收时刻不早于功率智能开关电路的上电时刻;功率开关管,用于在接收到第三上电指令后进行导通,第三上电指令的接收时刻晚于第一输入端和第一输出端的导通时刻;第三电源通过功率开关管与功率智能开关电路连接,用于通过导通的功率开关管提供负载电流;数据采集单元,用于采集负载电流,解决了现有技术中被测功率智能开关电路会产生较大的开关损耗,提升电路的结温,影响测试精度的技术问题。

    一种电流检测电路及电流检测方法

    公开(公告)号:CN118150885A

    公开(公告)日:2024-06-07

    申请号:CN202410256969.9

    申请日:2024-03-06

    Abstract: 本发明公开一种电流检测电路及电流检测方法,涉及集成电路技术领域。所述电流检测电路包括电连接的偏置电流提供子电路以及电流检测子电路,偏置电流提供子电路用于向电流检测子电路提供偏置电流,电流检测子电路中至少包括第一反馈环路和第二反馈环路。第一反馈环路在输入端晶体管的源极电压发生改变的情况下,调整输入端晶体管的源极电压,以减小输入端晶体管的源极电压与检测端晶体管的源极电压之间的差值。第二反馈环路用于在检测端晶体管的漏极电压发生改变的情况下,调整输入端晶体管的漏极电压,以减小输入端晶体管的漏极电压与检测端晶体管的漏极电压之间的差值,以实现高精度的电流检测。

    一种辐照加固的过温保护电路、芯片及电子设备

    公开(公告)号:CN118032147A

    公开(公告)日:2024-05-14

    申请号:CN202410009465.7

    申请日:2024-01-03

    Abstract: 本发明公开一种辐照加固的过温保护电路、芯片及电子设备,涉及集成电路技术领域,以提高过温保护电路的稳定性和可靠性,确保芯片参数在辐照环境中的精度。所述辐照加固的过温保护电路包括:并联的第一温度采样模块和第二温度采样模块,以及分别与第一温度采样模块和第二温度采样模块电连接的过温信号生成模块,第一温度采样模块包括设置于芯片的第一区域的第一温度传感器,第二温度采样模块包括设置于芯片的第二区域的第二温度传感器,其中,在辐照环境中时第一温度传感器的过温阈值偏移量与第二温度传感器的过温阈值偏移量相同。

    半导体功率器件及其制备方法

    公开(公告)号:CN113644055B

    公开(公告)日:2023-11-14

    申请号:CN202110740270.6

    申请日:2021-06-30

    Abstract: 本发明公开了一种半导体功率器件及其制备方法,其中所述半导体功率器件包括:衬底、形成于所述衬底之上的至少一个接触区、形成于所述接触区上表面的引出、形成于所述引出之上的通孔结构;其中,所述通孔结构包括第一金属层和第二金属层,在所述第一金属层和所述第二金属层之间填充隔离介质层,并使用预设结构材料连接所述第一金属层和所述第二金属层,以在流经所述半导体功率器件的电流过载时利用所述预设结构材料的电流材料影响特性对所述半导体功率器件进行短路保护。采用本申请,能起到高效地栅源或漏源短路保护作用,满足半导体功率器件的高可靠性要求。

    功率器件的封装结构及封装方法
    78.
    发明公开

    公开(公告)号:CN116666336A

    公开(公告)日:2023-08-29

    申请号:CN202210156727.3

    申请日:2022-02-21

    Abstract: 本发明公开了一种功率器件的封装结构及封装方法,包括功率器件的芯片、底座、至少一个高阻外接引脚、至少一个低阻外接引脚和多根键合丝;所述底座用于支撑所述芯片,所述芯片具有至少一个大功率焊盘和至少一个小功率焊盘,每个所述大功率焊盘通过一根所述键合丝与一个所述低阻外接引脚电连接,每个所述小功率焊盘通过一根所述键合丝与一个所述高阻外接引脚连接。该封装结构可以有效降低封装引入的导通电阻的阻值,防止因封装引入的导通电阻的阻值过大,造成的功率器件芯片发热损坏等问题。

    一种功率器件的电流保护装置电路及功率驱动器件

    公开(公告)号:CN116317503A

    公开(公告)日:2023-06-23

    申请号:CN202111572365.8

    申请日:2021-12-21

    Abstract: 本发明公开了一种功率器件的电流保护装置电路及功率驱动器件,所述电路包括:功率器件芯片,包括功率器件;驱动芯片,包括误差放大器;功率器件芯片,设置有控制引脚以及第一电流检测引脚,控制引脚与功率器件的控制端连接,第一电流检测引脚通过目标走线与功率器件的源端连接,其中,目标走线产生目标寄生电阻;驱动芯片,设置有输出引脚以及第二电流检测引脚,误差放大器的正相输入端接入参考电压,误差放大器的反相输入端与第二电流检测引脚连接,误差放大器的输出端与输出引脚连接;其中,第一电流检测引脚与第二电流检测引脚连接,控制引脚与输出引脚连接。本方案能够有效提高功率器件的电流检测精度。

    一种双极型晶体管及制备方法
    80.
    发明公开

    公开(公告)号:CN116247042A

    公开(公告)日:2023-06-09

    申请号:CN202111516210.2

    申请日:2021-12-08

    Abstract: 本申请公开一种双极型晶体管及制备方法,涉及半导体技术领域,能够提高双极型晶体管的抗辐照性能。双极型晶体管,包括:衬底片,所述衬底片包括至少两个掺杂区域,至少一个所述掺杂区域作为双极型晶体管的负电极,所述负电极用于接入负电位;器件保护层,所述器件保护层设置在所述衬底片具有掺杂区域的一侧;导电层,所述导电层设置在所述器件保护层远离所述衬底片的一侧,所述导电层与所述负电极电连接。

Patent Agency Ranking