公开(公告)号：CN1882915A

公开(公告)日：2006-12-20

申请号：CN200480033949.6

申请日：2004-11-04

Applicant: 飞思卡尔半导体公司

Inventor： 威廉·C·莫耶 ,  理查德·G·柯林斯 ,  迈克尔·D·菲兹西蒙斯 ,  贾森·T·尼尔林

IPC: G06F11/00

CPC classification number: G06F11/3636 ,  G06F11/3632 ,  G06F11/3648

Abstract: 一种系统和方法对其中存在不同时间域(12，22，32)的系统(10)的各部分中出现的事件进行时间排序。在多个功能电路或者模块(14，24，34)的每一个中提供时间戳电路(40)。所述时间戳电路提供用于表明预定事件出现时的时间点的消息。接口模块(70)耦合至多个功能电路(14，24，34)中的每一个。所述接口模块向多个功能电路提供控制信息，以表明用于触发预定事件的至少一个操作条件，并且可选地指定消息格式。所述接口模块在公共接口端口(90)上提供来自一个、多个或者所有时间域的时间戳消息。

公开(公告)号：CN1867904A

公开(公告)日：2006-11-22

申请号：CN200480029718.8

申请日：2004-09-22

Applicant: 飞思卡尔半导体公司

Inventor： 瑞安·D·贝德威尔 ,  阿纳尔多·R·克鲁斯 ,  约翰·J·瓦利卡 ,  威廉·C·莫耶

IPC: G06F13/24

CPC classification number: G06F13/364

Abstract: 在具有与存储器阵列连接的处理器(18)的处理系统(12)的低电力模式期间，在存储器阵列(28)内消除了泄漏电流。因为创建了两个电源层，所以在存储器阵列(28)掉电的时候，在绕过该存储阵列(28)的同时使用系统存储器(80)，处理器(18)可以继续执行指令。开关(56)响应由指令的执行或由在系统内除该处理器外的某处的发信的源产生的处理器－起动的控制，有选择地去除至电源电压端子的电连通性。在刚一恢复存储器阵列(28)的电源的时候，数据可以或可以不需要标记为不可用的，这取决于设置了该存储器阵列的两个电源层支持阵列中的哪一个。预定的标准可以用于控制电源的恢复的计时。可以实现多个阵列以独立地降低泄漏电流。