-
公开(公告)号：CN101506895A
公开(公告)日：2009-08-12
申请号：CN200780031340.9
申请日：2007-08-22
Applicant: 莫塞德技术公司
CPC classification number: G11C7/1042 , G11C7/10 , G11C7/1072 , G11C7/1078 , G11C7/20 , G11C8/04 , G11C16/0483
Abstract: 存储器系统体系结构具有串联的存储器设备。存储器系统为可扩缩的，以包括任意数量的存储器设备，而没有任何性能下降或者复杂的重新设计。每一个存储器设备具有串行的输入/输出接口，用于在其他存储器设备和存储器控制器之间通信。存储器控制器以至少一个位流来发布命令，其中该位流遵循模块化命令协议。该命令包括具有可选的地址信息和设备地址的操作码，使得仅有所寻址的存储器设备对命令起作用。与每个输出数据流和输入命令数据流并行地分别提供分离的数据输出选通和命令输入选通信号，用于识别数据的类型和数据的长度。模块化命令协议被用于在每一存储器设备中执行并发的操作以进一步提高性能。
-
公开(公告)号：CN101410814A
公开(公告)日：2009-04-15
申请号：CN200780010648.5
申请日：2007-03-26
Applicant: 莫塞德技术公司
Inventor： 金镇祺
CPC classification number: G06F13/4247 , G06F13/1684 , G06F13/4234 , G11C16/06 , H01L24/48 , H01L2224/32145 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2924/00014 , H01L2924/10253 , H01L2924/12041 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H01L2924/19041 , H01L2924/00 , H01L2224/45099 , H01L2924/00012 , H01L2224/85399 , H01L2224/05599
Abstract: 一种闪烁存储器系统在系统级封装(SIP)外壳中实现，所述系统包括闪烁存储器控制器和多个闪烁存储器设备。SIP涉及包括多个集成电路(芯片)的单个封装或者模块。闪烁存储器控制器被配置为和外部系统以及所述SIP中的多个存储器设备接口。所述存储器设备被配置在菊花链级联布置中，由闪烁存储器控制器通过经菊花链级联发送的命令控制。
-
公开(公告)号：CN103903647A
公开(公告)日：2014-07-02
申请号：CN201410075753.9
申请日：2008-02-12
Applicant: 莫塞德技术公司
CPC classification number: G11C16/30 , G11C5/14 , G11C5/143 , G11C5/145 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/12 , G11C16/14 , G11C16/26
Abstract: 一种存储器装置包括用于保存数据的核心存储器，例如闪速存储器。该存储器装置包括第一功率输入端以接收用于给该闪速存储器提供功率的第一电压。另外，该存储器装置包括第二功率输入端以接收第二电压。该存储器装置包括功率管理电路，其被配置成接收该第二电压和获得一个或多个内部电压。该功率管理电路提供或传送该内部电压到该闪速存储器。由该功率管理电路（例如电压转换器电路）产生的并且提供到该核心存储器的不同内部电压使能关于该核心存储器中的单元的操作，例如读取/编程/擦除。
-
公开(公告)号：CN101617372B
公开(公告)日：2014-03-26
申请号：CN200880005252.6
申请日：2008-02-14
Applicant: 莫塞德技术公司
Inventor： 金镇祺
CPC classification number: G11C16/06 , G06F12/0246 , G06F2212/7204 , G06F2212/7206 , G11C11/5621 , G11C11/5628 , G11C16/0483 , G11C16/10 , G11C16/349 , G11C16/3495 , G11C2211/5641 , G11C2211/5646
Abstract: 一种用于延长闪速存储器装置的生命期的方法和系统。该闪速存储器装置动态地可配置为在每单元单比特(SBC)保存模式或每单元多比特(MBC)保存模式中保存数据，使得SBC数据和MBC数据二者共存在相同的存储器阵列中。保存在存储器的每个页面中的一个或多个标签位被用于指示在相应的子部分中保存该数据所使用的保存模式的类型，其中子部分能够是体、块或页面。控制器监控对应于每个页面的编程-擦除周期的数量以用于选择性地改变保存模式，以最大化多模式闪速存储器装置的任何子部分的生命期。
-
公开(公告)号：CN102177549B
公开(公告)日：2014-03-19
申请号：CN200980140302.6
申请日：2009-10-14
Applicant: 莫塞德技术公司
Abstract: 一种复合存储装置，它包括分立的存储装置和用于控制这些分立存储装置的桥接装置，该桥接装置响应于全局存储器控制信号来控制这些分立存储装置，全局存储器控制信号具有与这些存储装置不兼容的格式或协议。这些分立存储装置可以是能用商业手段得到的成品存储装置或者定制存储装置，它们对本机或本地存储器控制信号做出响应。全局和本地存储器控制信号包括各自具有不同格式的命令和命令信号。该复合存储装置包括系统级封装，该系统级封装包括分立存储装置和桥接装置的半导体管芯，或者该复合存储装置可以包括安装有封装分立存储装置和封装桥接装置的印刷电路板。
-
Patent Agency Ranking
公开(公告)号：CN103558993A
公开(公告)日：2014-02-05
申请号：CN201310394806.9
申请日：2007-12-18
Applicant: 莫塞德技术公司
Inventor： 金镇祺
CPC classification number: G11C14/0018 , G11C11/005
Abstract: 提供用于保存数据的混合固态存储器系统。固态存储器系统包括易失性固态存储器、非易失性固态存储器和存储器控制器。此外，提供一种用于在固态存储器系统中保存数据的方法，所述方法包括下面的步骤。由存储器控制器接收写命令。响应于写命令，在易失性存储器中保存写数据。响应于数据传送请求，从易失性存储器传送数据到非易失性存储器。
-
公开(公告)号：CN103531238A
公开(公告)日：2014-01-22
申请号：CN201310460506.6
申请日：2007-09-12
Applicant: 莫塞德技术公司
Inventor： 金镇祺
CPC classification number: G11C16/34 , G11C11/5628 , G11C11/5642 , G11C16/0483 , G11C16/10 , G11C16/12 , G11C16/344 , G11C16/3454 , G11C2211/5621
Abstract: 一种用于多电平闪烁单元的阈值电压分布方案，其中擦除阈值电压和至少一个编程阈值电压位于擦除电压域中。擦除电压域中的至少一个编程阈值电压降低了Vread电压电平，以最小化读出干扰效应，由于编程的状态之间的阈值电压距离被最大化，则延长了多电平闪烁单元的寿命长度。擦除电压域可以低于0V，而编程电压域大于0V。因此，用于编程验证和读出具有擦除电压域和编程电压域中的编程阈值电压的多电平闪烁单元的电路使用负和正的高电压。
-
公开(公告)号：CN101933097B
公开(公告)日：2013-10-23
申请号：CN200880114063.2
申请日：2008-12-19
Applicant: 莫塞德技术公司
IPC: G11C16/30
CPC classification number: G11C16/3427 , G11C16/0483 , G11C16/12 , G11C16/30
Abstract: 一般的NAND闪速单元块中的每个存储器单元串连接到共同电源线(CSL)。要施加到CSL上的值集中产生并将其分布到对应于每个NAND闪速单元块的本地开关逻辑单元。对于电源线页面编程，分布线可称为全局共同电源线(GCSL)。NAND闪速单元块的阵列中，一次只选择一个NAND闪速单元块进行编程。为了降低功耗，只有所选NAND闪速单元块接收CSL线上的值，该值指示GCSL上的值。此外，可通过激活的到地连接禁用未选NAND闪速单元块的CSL。
-
公开(公告)号：CN102812519A
公开(公告)日：2012-12-05
申请号：CN201180014974.X
申请日：2011-03-02
Applicant: 莫塞德技术公司
Inventor： 金镇祺
IPC: G11C29/42
CPC classification number: G06F11/1044 , G06F11/1048 , G11C2029/0411 , H03M13/05 , H03M13/611
Abstract: 一种复合半导体存储设备，其包括：多个非易失性存储设备；以及接口设备，其连接到所述多个非易失性存储设备并用于连接到存储控制器，该接口设备包括纠错编码（ECC）引擎。另外，一种存储系统，其包括：存储控制器；以及至少一个复合半导体存储设备，其被配置为由所述存储控制器写入和读取并包括内置纠错编码（ECC）引擎。另外，一种存储系统，其包括：复合半导体存储设备，其包括多个非易失性存储设备；以及存储控制器，其连接到至少一个复合半导体存储设备，用于向复合半导体存储设备发布读取和写入命令，以促使数据被写入所述非易失性存储设备中的特定一些或者被从所述非易失性存储设备中的特定一些中读取；该复合半导体存储设备提供数据的无错误写入和读取。
-
公开(公告)号：CN102760485A
公开(公告)日：2012-10-31
申请号：CN201210088496.3
申请日：2007-03-28
Applicant: 莫塞德技术公司
IPC: G11C11/406
CPC classification number: G11C11/40615 , G11C11/406 , G11C11/40607 , G11C11/40618 , G11C11/40622
Abstract: 一种动态随机存取存储器设备包括多个存储器子块。每一子块具有多个字线，每一字线连接多个数据存储单元。独立进行部分阵列自刷新(PASR)配置设置。根据所述PASR设置，寻址存储器子块用于刷新。PASR设置由存储器控制器做出。可以选择子块地址的任意一种组合。因此，完全独立刷新存储器子块。用于数据保持的用户可选择的阵列提供有效的存储器控制编程，特别适于低功率移动应用。
-
-
-
-
-
-
-
-
-
Search Results
80
records
(took 0.025 seconds)
