-
公开(公告)号：CN114194211A
公开(公告)日：2022-03-18
申请号：CN202111442633.4
申请日：2021-11-30
Applicant: 浪潮(北京)电子信息产业有限公司
Abstract: 本申请公开了一种自动驾驶方法、装置及一种电子设备和计算机可读存储介质，该方法包括：获取驾驶环境的多模态感知信息和驾驶行为数据；利用卷积神经网络提取多模态感知信息的多尺度特征，利用Transformer对多尺度特征进行融合得到融合特征数据；将融合特征数据和驾驶行为数据结合为专家演示数据，并将自动驾驶过程建模为马尔可夫决策过程；利用专家演示数据采用最大熵逆强化学习获取自动驾驶过程的奖励函数，并利用深度强化学习优化驾驶策略模型；将优化后的驾驶策略模型输出至客户端，以便客户端利用优化后的驾驶策略模型根据环境感知信息实现自动驾驶。本申请保证自动驾驶感知数据的可靠性，提升自动驾驶过程中决策规划的合理性。
-
公开(公告)号：CN112249032B
公开(公告)日：2022-02-18
申请号：CN202011181627.3
申请日：2020-10-29
Applicant: 浪潮(北京)电子信息产业有限公司
Abstract: 本申请公开了一种自动驾驶方法、系统、设备及计算机介质，获取当前时刻下，自动驾驶车辆在行驶过程中的实时交通环境信息；基于预设的映射关系对实时交通环境信息进行映射，得到映射交通环境信息；基于预先存储的已有深度强化学习模型及映射交通环境信息，对目标深度强化学习模型进行调整；判断是否结束自动驾驶，若否，则返回执行获取当前时刻下，自动驾驶车辆在行驶过程中的实时交通环境信息的步骤。本申请中，可以借助映射关系和已有深度强化学习模型来对目标深度强化学习模型进行调整，可以避免从头对目标深度强化学习模型进行调整，加快目标深度强化学习模型的决策效率，进行可以实现快速、稳定的自动驾驶。
-
公开(公告)号：CN112241323A
公开(公告)日：2021-01-19
申请号：CN202011149390.0
申请日：2020-10-23
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F9/50
Abstract: 本申请公开了一种基于FPGA服务器的计算资源发现及管理方法、FPGA加速卡、FPGA服务器及基于FPGA服务器的计算资源发现及管理系统，该方法包括：获取并解析网络通信协议信息；基于网络通信协议信息与综合管理平台进行资源信息交互，以便综合管理平台发现FPGA加速卡；基于网络通信协议信息与综合管理平台进行管理信息交互，以便综合管理平台管理FPGA加速卡；该方法在FPGA加速卡与CPU等设备解耦后，通过将网络通信协议信息直接在FPGA加速卡上部署并实现的方式，在不存在CPU或BMC等设备的情况下允许FPGA加速卡直接与综合管理平台进行通信，缩短了数据传输路径，提高了数据交互效率。
-
公开(公告)号：CN105183998B
公开(公告)日：2019-07-26
申请号：CN201510587098.X
申请日：2015-09-15
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F17/50
Abstract: 本发明公开了一种周期信号的仿真方法与系统，获取一个周期的各时刻的节点信息，并存储为历史周期信息，获取通过仿真得到的当前时刻的节点数值及当前时刻之前的两个时刻的节点数值，将当前时刻的节点与当前时刻之前的两个时刻的节点作为三个起始时刻节点，在存储的所述历史周期信息中匹配与三个起始时刻节点信息对应的连续三个历史时刻节点，利用所述历史周期信息与所述三个起始时刻节点信息根据差值拟合算法计算下一时刻节点的数值，利用此数值进行解方程组直到右端项收敛得到此时刻真实值，并利用新的时刻的节点数值根据插值拟合算法计算后续周期的节点数值，可以准确地对电路的周期信号值进行仿真计算。
-
公开(公告)号：CN105429896B
公开(公告)日：2018-10-02
申请号：CN201510881872.8
申请日：2015-12-03
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: H04L12/861
Abstract: 本发明实施例公开了一种耦合报文信用释放方法及系统，包括：接收报文输出模块发出的报文；判断所述报文是否为耦合报文；若是，则将所述耦合报文中的每种报文按类型缓存，并记录所述耦合报文的报文类型信息；根据所述报文类型信息，判断所述耦合报文的每种报文是否均被各通道报文接收模块读取；若是，则释放一个信用至所述报文输出模块，可见，在本实施例中，只有耦合报文中的每个报文均被读取后，才会释放给报文输出模块一个信用，从而报文输出模块才有一个信用发送下一个耦合报文，从而平衡发送端与接收端的处理能力，不仅资源开销少，而且实现方式简单。
-
Patent Agency Ranking
公开(公告)号：CN105095610B
公开(公告)日：2018-04-10
申请号：CN201510614056.0
申请日：2015-09-23
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F17/50
Abstract: 本发明公开了一种调整电路仿真时间步长的方法及装置，该方法包括：识别出电路结点中的周期结点；记录所述周期结点的完整周期的历史数据，存储到历史信息矩阵中；根据所述历史数据计算得到当前时刻所述周期结点的二阶导数；通过所述二阶导数以及所述周期结点的数目，确定电路仿真时间的步长调整系数；通过所述步长调整系数以及标准步长对下一时刻仿真时间的步长进行调整。本申请利用周期结点信息对电路的仿真时间步长进行调整，能够有效减少解电路方程组的迭代次数，减少了不必要的步长调整，大幅度提高了电路的仿真速度，进而加快了芯片的验证速度以及产品化。
-
公开(公告)号：CN104516820B
公开(公告)日：2017-10-27
申请号：CN201510023614.6
申请日：2015-01-16
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F11/36
Abstract: 本发明提供了一种独热码检测方法和独热码检测器，该方法包括：将多个最小单元级联连接成输入位数为目标位数Nx的独热码检测器；其中，Nx为大于2的整数，通过所述独热码检测器，对输入位数为Nx的独热码进行检测；其中，所述最小单元和所述独热码检测器均包括结果输出端和辅助输出端，其中，所述结果输出端用于提供输入端是否为独热码的检测结果，所述辅助输出端用于在级联连接时，提供用于独热码检测的辅助信息。可以方便的通过最小单元来构建任意位数的独热码检测器，具有优越的可扩展性，此外，在实现位数较大的独热码的检测时，使得代码结构清晰且代码内容简洁、可重复性较好，从而优化了独热码的检测工作，使得独热码的应用更加便利。
-
公开(公告)号：CN103713880B
公开(公告)日：2017-02-22
申请号：CN201410003647.X
申请日：2014-01-03
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F7/58
Abstract: 本发明提供一种序列生成器及其设计方法，应用于集成电路设计领域：时钟与转换控制模块通过序列缓冲与生成模块缓存特定序列并配置序列生成通路的启动；所述序列缓冲与生成模块中的特定序列由序列生成控制寄存器的控制生成发送序列；经过序列选择与控制模块时，由序列选择控制寄存器控制选择目标序列进行输出。本发明解决了高速串行数据传输通道测试难度大的问题，可以快速有效的在芯片内部控制生成特定的传输序列并且在初始化阶段可以控制生成并传输特定的初始化序列。
-
公开(公告)号：CN105162722A
公开(公告)日：2015-12-16
申请号：CN201510505413.X
申请日：2015-08-17
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: H04L12/851 , H04L12/863
CPC classification number: H04L47/2441 , H04L47/50 , H04L2012/5679 , H04L2012/6489
Abstract: 本发明公开了一种报文分类调度方法及装置，该报文分类调度方法包括：获取待处理的报文信息，并确定与每个报文信息对应的特征ID；将特征ID中指定部分相同的特征ID对应的报文信息划分至一个报文信息组；按照预设原则由全部报文信息组中调取报文信息进行处理。与现有技术相比，本发明中将特征ID中指定部分相同的特征ID对应的报文信息划分至一个报文信息组，由此，在调取报文信息进行处理时，可准确获知哪些报文信息具有相同或相似的特征ID，进而避免将相同的特征ID的报文信息在一个时钟周期内传送至同一流水线中，无需等待正在处理的报文信息，也无需实时更新正在处理的报文信息的处理状态，具有流水线处理效率高且易实现的优点。
-
公开(公告)号：CN105095610A
公开(公告)日：2015-11-25
申请号：CN201510614056.0
申请日：2015-09-23
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F17/50
Abstract: 本发明公开了一种调整电路仿真时间步长的方法及装置，该方法包括：识别出电路结点中的周期结点；记录所述周期结点的完整周期的历史数据，存储到历史信息矩阵中；根据所述历史数据计算得到当前时刻所述周期结点的二阶导数；通过所述二阶导数以及所述周期结点的数目，确定电路仿真时间的步长调整系数；通过所述步长调整系数以及标准步长对下一时刻仿真时间的步长进行调整。本申请利用周期结点信息对电路的仿真时间步长进行调整，能够有效减少解电路方程组的迭代次数，减少了不必要的步长调整，大幅度提高了电路的仿真速度，进而加快了芯片的验证速度以及产品化。
-
-
-
-
-
-
-
-
-
Search Results
141
records
(took 0.047 seconds)
