-
公开(公告)号：CN106067319B
公开(公告)日：2019-04-16
申请号：CN201610496115.3
申请日：2016-06-28
Applicant: 安徽大学
IPC: G11C11/419
Abstract: 本发明公开了一种新型SRAM位线漏电流效应抑制电路，包括：2个PMOS管P1与P2，两个电容C1与C2；其中：电容C1的一端接SRAM中的位线BL，另一端与PMOS管P1的漏极相连，同时一起接到SRAM中的灵敏放大器的输入端sa_in，PMOS管P1的栅极接到控制信号源极接到VDD；电容C2的一端接SRAM中的位线BLB，另一端与PMOS管P2的漏极相连，同时一起接到SRAM中的灵敏放大器的输入端PMOS管P2的栅极接到控制信号源极接到VDD；以灵敏放大器的输入端sa_in与之间的电位差来取代位线BL和BLB之间的电位差。通过采用本发明公开的抑制电路，能够改善漏电流对SRAM读操作的影响，增强读稳定性，使器件抗漏流干扰能力增强。
-
公开(公告)号：CN109545259A
公开(公告)日：2019-03-29
申请号：CN201811434417.3
申请日：2018-11-28
Applicant: 安徽大学
IPC: G11C11/413
Abstract: 本发明公开了一种采用三个灵敏放大器抵抗位线泄漏电流的电路结构，包括：三个灵敏放大器构成的读取电路和由传输门组成的输出选择电路；其中：第一灵敏放大器的两个差分输入管各自连接一条位线；第二与第三灵敏放大器的一个差分输入管均接一个参考电压，另一个差分输入管各自连接一条不同的位线；三个灵敏放大器的输出端均连接输出选择电路。其通过三个灵敏放大器逻辑判断进行数据读取以抵抗位线泄漏电流，相比于传统方案而言，不仅可以承受更大的位线泄漏电流，还降低了读取数据所需时间。
-
Patent Agency Ranking
公开(公告)号：CN107492393A
公开(公告)日：2017-12-19
申请号：CN201710590872.1
申请日：2017-07-19
Applicant: 安徽大学
IPC: G11C11/417
Abstract: 本发明公开了一种平均7T1R的非易失性静态随机存储单元，在读数据阶段，列共享开关晶体管SN打开，调节优化差分输入晶体管的尺寸，有利于单元读操作，提高读裕度；在写入数据阶段，字线WL为高电平，第一与第二差分输入晶体管打开，控制线RSW为低电平，晶体管RSWL关断，单元控制线CTRL为低电平，列共享开关晶体管SN关断，打断了单元的放电路径，单元内部节点更容易充电，使得单元的写能力增强，写裕度增加；在恢复数据阶段，将列共享开关晶体管SN关断，没有泄露路径，因而减少了泄露电流，降低了恢复数据时的功耗；由于电路的恢复操作就相当于对电路写数据，所以关断SN可以提高电路的写能力，自然也就提高了电路的恢复数据的能力，减少了恢复时所需的时间。
-
公开(公告)号：CN107196636A
公开(公告)日：2017-09-22
申请号：CN201710352131.X
申请日：2017-05-18
Applicant: 安徽大学
IPC: H03K19/003 , H03K19/0185
Abstract: 本发明公开了一种抑制单粒子瞬态效应的反相器，包括：第一NMOS管、第二NMOS管、第一PMOS管以及第二PMOS管；第一NMOS管与第一PMOS管连接，第二NMOS管与第二PMOS管连接构成前后两级的反相器结构；其中，后一级反相器中的第二PMOS的源极接前一级反相器的输出，后一级的第二PMOS2和第二NMOS的输入接Vin，即前一级反相器的输入。该反相器可以进一步的减弱单粒子瞬态效应对反相器的干扰，同时电路驱动能力和电路的工作频率不受到影响。
-
公开(公告)号：CN106067319A
公开(公告)日：2016-11-02
申请号：CN201610496115.3
申请日：2016-06-28
Applicant: 安徽大学
IPC: G11C11/419
CPC classification number: G11C11/419
Abstract: 本发明公开了一种新型SRAM位线漏电流效应抑制电路，包括：2个PMOS管P1与P2，两个电容C1与C2；其中：电容C1的一端接SRAM中的位线BL，另一端与PMOS管P1的漏极相连，同时一起接到SRAM中的灵敏放大器的输入端sa_in，PMOS管P1的栅极接到控制信号源极接到VDD；电容C2的一端接SRAM中的位线BLB，另一端与PMOS管P2的漏极相连，同时一起接到SRAM中的灵敏放大器的输入端PMOS管P2的栅极接到控制信号源极接到VDD；以灵敏放大器的输入端sa_in与之间的电位差来取代位线BL和BLB之间的电位差。通过采用本发明公开的抑制电路，能够改善漏电流对SRAM读操作的影响，增强读稳定性，使器件抗漏流干扰能力增强。
-
公开(公告)号：CN205900098U
公开(公告)日：2017-01-18
申请号：CN201620672115.X
申请日：2016-06-28
Applicant: 安徽大学
IPC: G11C11/419
Abstract: 本实用新型公开了一种新型SRAM位线漏电流效应抑制电路，包括：2个PMOS管P1与P2，两个电容C1与C2；其中：电容C1的一端接SRAM中的位线BL，另一端与PMOS管P1的漏极相连，同时一起接到SRAM中的灵敏放大器的输入端sa_in，PMOS管P1的栅极接到控制信号 源极接到VDD；电容C2的一端接SRAM中的位线BLB，另一端与PMOS管P2的漏极相连，同时一起接到SRAM中的灵敏放大器的输入端 PMOS管P2的栅极接到控制信号 源极接到VDD；以灵敏放大器的输入端sa_in与 之间的电位差来取代位线BL和BLB之间的电位差。通过采用本实用新型公开的抑制电路，能够改善漏电流对SRAM读操作的影响，增强读稳定性，使器件抗漏流干扰能力增强。
-
公开(公告)号：CN209880162U
公开(公告)日：2019-12-31
申请号：CN201920971282.8
申请日：2019-06-24
Applicant: 安徽大学
IPC: G11C11/419 , G11C11/412
Abstract: 本实用新型公开了一种具有低功耗和写增强的混合10T TFET-MOSFET SRAM单元电路，使用双向导通的NMOSFET代替TFET作SRAM单元的访问管。其利用MOSFET双向导通的特点以及TFET比MOSFET具有更低的阈值电压、更小的泄漏电流、更低的关断电流和更高的开关电流比等优势，减小了TFET SRAM静态功耗，同时也降低了保持状态下的单元泄漏电流；利用读写分离将存储节点与读取路径分开，从而提高了读取稳定性；从单元写速度的仿真结果来看，单元的工作电压越低，写速度越快；在相同的工作电压下如0.4V到0.9V，其静态功耗与6T TFET SRAM单元结构相比，至少降低2个数量级，而且提高了TFET SRAM单元的写裕度，降低了单元的静态功耗，提高了单元的写能力和写速度。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
-
-
Search Results
67
records
(took 0.018 seconds)
