-
公开(公告)号：CN1734761A
公开(公告)日：2006-02-15
申请号：CN200510088385.2
申请日：2005-08-04
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供一种熔丝电路及具有静电放电保护的电性熔丝电路，所述具有静电放电保护的电性熔丝电路，其包括至少一电性熔丝、编程装置、电压源以及保护单元。编程装置串接电性熔丝，且具有至少一晶体管，用以接收控制信号，来控制流过电性熔丝的编程电流。电压源耦接电性熔丝与编程装置以提供编程电流。保护单元的第一端耦接晶体管的栅极，以降低因为到达该电压源的静电电荷而在晶体管的栅极累积的电荷，借此防止编程装置意外地编程电性熔丝。
-
公开(公告)号：CN1700596A
公开(公告)日：2005-11-23
申请号：CN200410102631.0
申请日：2004-12-24
Applicant: 台湾积体电路制造股份有限公司
Inventor： 庄建祥
IPC: H03K17/22
CPC classification number: H03K3/356008 , H03K17/223 , Y10S323/901
Abstract: 本发明是关于一种产生启动重置信号的电路及方法。电源供应器的电压随耦器，与电源供应器相连接，用于依比例跟随供应电压的增加以输出一重置信号。一脉冲产生控制电路与电压随耦器相耦合，是用于当供应电压超过一预定的临界电压时，使电压随耦器放电，藉以使重置信号产生一重置脉冲。
-
公开(公告)号：CN1694183A
公开(公告)日：2005-11-09
申请号：CN200510068312.7
申请日：2005-04-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供一种装置调整及熔丝参考电阻调整的电路和电性装置调整方法。该装置调整电路包括：至少一参考装置、至少一调整装置、以及至少一电性熔丝基础控制单元。参考装置具有参考电性参数。调整装置耦接参考装置以形成调整参考装置，且调整参考装置根据参考装置与调整装置以提供修改参考电性参数。电性熔丝基础控制单元根据电性熔丝的状态来控制调整装置是否耦接参考装置。本发明提供的装置调整电路，用以处理装置失配及程序变化。
-
公开(公告)号：CN1694174A
公开(公告)日：2005-11-09
申请号：CN200510068001.0
申请日：2005-04-29
Applicant: 台湾积体电路制造股份有限公司
Inventor： 庄建祥
IPC: G11C5/00 , G11C11/34 , G11C11/401 , G11C11/4063 , H01L23/58 , H01L23/62
CPC classification number: G11C11/5692 , G11C16/02 , G11C17/16 , G11C2211/5646
Abstract: 本发明提供一种熔丝电路，提供可预期的总阻抗，用以多次循环地烧录，该熔丝电路包括：多个熔丝阶，以串联方式排列。每一熔丝阶包括，一第一及第二连接节点、一熔丝、一第一、第二电阻。熔丝耦接于第一及第二连接节点之间。第一电阻的第一端耦接第一节点。第二电阻的第一端耦接第二节点。第一及第二电阻的第二端分别耦接一第三及第四连接节点。第三及第四连接节点分别为下一个熔丝阶的第一及第二连接节点。
-
公开(公告)号：CN102403303B
公开(公告)日：2016-05-25
申请号：CN201110304537.3
申请日：2007-12-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L27/108 , H01L21/8242
CPC classification number: H01L27/10894 , H01L23/5223 , H01L27/0207 , H01L2924/0002 , H01L2924/00
Abstract: 一种片上系统半导体电路，包括：一逻辑电路，该逻辑电路具有至少一带有一薄栅极介电材料的第一晶体管；至少一连接该逻辑电路的动态随机存取存储器单元，该至少一动态随机存取存储器单元具有至少一存储电容和至少一厚栅极介电材料的存取晶体管；及，一与该逻辑电路和该存储器单元一起操作的模拟电路，该模拟电路具有至少一厚栅极介电材料的开关晶体管和至少一开关电容；其中，该存储器单元的存储电容和开关晶体管是同一类型；并且其中，该厚栅极介电材料开关晶体管和该模拟电路的开关电容用制造该动态随机存取存储器单元的工艺制造。
-
Patent Agency Ranking
公开(公告)号：CN101908540B
公开(公告)日：2013-02-06
申请号：CN201010196907.1
申请日：2010-06-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/082 , H01L29/73 , H01L29/06
CPC classification number: H01L27/0823 , H01L29/0692 , H01L29/0821 , H01L29/7322 , H01L29/735
Abstract: 本发明提供一种集成电路元件，包括：一半导体基板，具有一上表面；至少一绝缘区，自该上表面延伸进入该半导体基板；多个基区接触，具有一第一导电型，彼此电性连接；以及多个发射极与多个集电极，具有一第二导电型，与该第一导电型相反。每一所述发射极、所述集电极与所述基区接触通过所述至少一绝缘区彼此侧向分隔。该集成电路元件还包括一埋层，具有该第二导电型，于该半导体基板中，其中该埋层具有一上表面，邻近所述多个集电极的下表面。本发明优点特征包括高电流获得、低芯片使用面积以及低基区电阻。
-
公开(公告)号：CN101221954B
公开(公告)日：2012-04-18
申请号：CN200710199735.1
申请日：2007-12-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/10894 , H01L23/5223 , H01L27/0207 , H01L2924/0002 , H01L2924/00
Abstract: 一种片上系统半导体电路，包括：一逻辑电路，该逻辑电路具有至少一带有一薄栅极介电材料的第一晶体管；至少一连接该逻辑电路的动态随机存取存储器单元，该至少一动态随机存取存储器单元具有至少一存储电容和至少一厚栅极介电材料的存取晶体管；及，一与该逻辑电路和该存储器单元一起操作的模拟电路，该模拟电路具有至少一厚栅极介电材料的开关晶体管和至少一开关电容；其中，该存储器单元的存储电容和开关晶体管是同一类型；并且其中，该厚栅极介电材料开关晶体管和该模拟电路的开关电容用制造该动态随机存取存储器单元的工艺制造。
-
公开(公告)号：CN101527540B
公开(公告)日：2011-08-17
申请号：CN200910000787.0
申请日：2009-01-09
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H03B5/1228 , H03B5/1203 , H03B5/1212 , H03B5/1215 , H03B5/1231 , H03B5/124
Abstract: 一种压控振荡器包括：第一合并的器件，其具有第一双极晶体管和第一MOS晶体管，所述第一双极晶体管具有与所述第一MOS晶体管的一个源/漏结共用共同有源区的集电极，和与所述第一MOS晶体管的其他源/漏结共用共同有源区的发射极；第二合并的器件，其具有第二双极晶体管和第二MOS晶体管，所述第二双极晶体管具有与所述第二MOS晶体管的一个源/漏结共用共同有源区的集电极，和与所述第二MOS晶体管的其他源/漏结共用共同有源区的发射极；和第一电感，其与所述第一双极晶体管的集电极和所述第二双极晶体管的基极均相连。
-
公开(公告)号：CN100578854C
公开(公告)日：2010-01-06
申请号：CN200710079913.7
申请日：2007-02-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01P3/16 , H01P3/18 , H01L23/552
CPC classification number: H01P3/12 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种半导体集成电路中的波导以及电磁波屏蔽，特别涉及一种半导体集成电路中的波导，包括：一水平的第一金属板；一水平的第二金属板，位于该第一金属板之上，且通过一第一绝缘材料与该第一金属板分隔；以及多个第一金属导通孔，互相分隔且排列形成两个互相平行的平面，其中所述第一金属导通孔垂直地形成于该第一绝缘材料中，且接触该第一金属板及该第二金属板；其中该第一金属板、该第二金属板以及由所述第一金属导通孔所形成的两个互相平行的平面形成一第一金属围封物。本发明所提供的半导体集成电路中的波导以及电磁波屏蔽，以高密度的导通孔作为波导的侧壁可产生完全的三维围封物，具有屏蔽电磁波的功能。
-
公开(公告)号：CN101599490A
公开(公告)日：2009-12-09
申请号：CN200910142354.9
申请日：2006-03-07
Applicant: 台湾积体电路制造股份有限公司
Inventor： 庄建祥
IPC: H01L27/082 , H01L29/739 , H01L29/06 , H01L29/08
CPC classification number: H01L29/735 , H01L21/8249 , H01L29/0692 , H01L29/0821
Abstract: 本发明提供一种双极性装置，包括一射极形成在半导体基底中；一集极在半导体基底中与射极侧向的分隔；栅极终端形成在半导体基底上，用以定义射极与集极间的距离；以及外质基极形成在半导体基底上，与射极或集极具有预设距离，其中外质基极、射极、集极以及栅极终端均设置在主动区中，通过在半导体基底中的围绕的绝缘层结构来定义主动区。本发明所述双极性装置，具有改善过的效能、相容于互补金属氧化半导体技术、简洁的布局、步骤的简化、以及额外增加一终端，用以调整本身。
-
-
-
-
-
-
-
-
-
Search Results
79
records
(took 0.029 seconds)
