-
公开(公告)号：CN101359507A
公开(公告)日：2009-02-04
申请号：CN200810115335.2
申请日：2008-06-20
Applicant: 清华大学
Abstract: 本发明公开了属于集成电路技术领域的一种基于低压工艺的非挥发性存储器单元及阵列结构。其非挥发性存储器单元含有一个存储模块，两个反向隔离电路，一个高压均衡电路和两个金属－氧化物－半导体读取控制传输管。存储模块的两个内部高压输入端分别连接至两个反向隔离电路的两个输出端；存储模块的两个内部高压输入端通过高压均衡电路连接起来，高压均衡电路通过均衡控制端控制其打开与关断；存储模块的两个内部数据输出端连接至两个读取控制传输管的漏极，读取控制传输管的栅极为读取控制端。本发明能够实现写“1”，写“0”和读取操作，同时具有芯片面积小、芯片应用灵活等优点。
-
公开(公告)号：CN100440377C
公开(公告)日：2008-12-03
申请号：CN200610011812.1
申请日：2006-04-28
Applicant: 清华大学
IPC: G11C11/419
Abstract: 一种应用于快闪存储器的读出放大器电路属于快闪存储器设计，尤其涉及到低电源电压下快闪存储器中读取操作电路的设计。其特征在于，该电路中采用了双相位预充电路，由两个同步或异步信号控制的NMOS管组成两个预充路径，在对位线进行预充的同时，对限制预充电流的NMOS隔离管的栅极进行充电，使得隔离管能迅速达到最大导通状态，有利于对位线进行预充电，消除了预充电流的瓶颈，进而得到更快的预充速度。本发明还采用了自调节负载电路和两级箝位电路，实现了低电源电压下快闪存储器的快速读取，同时还提高了系统的噪声免疫能力。
-
公开(公告)号：CN1845253A
公开(公告)日：2006-10-11
申请号：CN200610011812.1
申请日：2006-04-28
Applicant: 清华大学
IPC: G11C11/419
Abstract: 一种应用于快闪存储器的灵敏放大器电路属于快闪存储器设计，尤其涉及到低电源电压下快闪存储器中读取操作电路的设计。其特征在于，该电路中采用了双相位预充电路，由两个同步或异步信号控制的NMOS管组成两个预充路径，在对位线进行预充的同时，对限制预充电流的NMOS隔离管的栅端进行充电，使得隔离管能迅速达到最大导通状态，有利于对位线进行预充电，消除了预充电流的瓶颈，进而得到更快的预充速度。本发明还采用了自调节负载电路和两级箝位电路，实现了低电源电压下快闪存储器的快速读取，同时还提高了系统的噪声免疫能力。
-
公开(公告)号：CN119964616A
公开(公告)日：2025-05-09
申请号：CN202411782075.X
申请日：2024-12-05
Applicant: 北方集成电路技术创新中心(北京)有限公司 , 清华大学
IPC: G11C11/407
Abstract: 本申请涉及一种后道兼容无电容DRAM存储电路宏构建方法及装置，其中，方法包括：根据满足预设制备要求的全后道兼容沟道材料构建多层无电容DRAM存储电路宏；基于后道兼容垂直互补场效应晶体管，构建外围电路；根据每层无电容DRAM存储电路宏和对应的外围电路构建多层完整的后道兼容无电容DRAM存储电路宏，并基于层间过孔，在目标硅基电路上堆叠多层完整的后道兼容无电容DRAM存储电路宏，以得到单片三维集成的全后道兼容无电容DRAM存储电路宏。由此，解决了当前基于硅基芯片制造工艺的无电容DRAM存储电路宏由于硅晶体管较高的漏电，使得整体存储保持时间较短、刷新频繁、功耗较高，不利于其实际应用，且存储外围电路在整个电路宏中的占据面积较大等问题。
-
公开(公告)号：CN119947088A
公开(公告)日：2025-05-06
申请号：CN202411808376.5
申请日：2024-12-10
Applicant: 清华大学
IPC: H10B12/00
Abstract: 本申请公开了一种半导体器件及其制备方法。一种半导体器件包括：衬底基板；第一源漏电极层，第一源漏电极层包括第一源极，第一漏极，第二源极以及第二漏极；第一类型半导体层，第一类型半导体层包括第一沟道层和第二沟道层；第一栅极层，第一栅极层包括第一栅极，第二栅极，以及第三栅极；第一栅极氧化层；第二栅极氧化层，第二栅极氧化层上形成第一过孔，第一过孔暴露出第一栅极；第二类型半导体层，第二类型半导体层包括第三沟道层和第四沟道层；第二源漏电极层，第二源漏电极层包括第三源极和第三漏极，以及第四源极和第四漏极。本申请提供的技术方案，使制备无电容动态随机存取存储器的工艺可以和后道制备垂直互补场效应管的工艺有效兼容。
-
Patent Agency Ranking
公开(公告)号：CN119069528A
公开(公告)日：2024-12-03
申请号：CN202410975925.1
申请日：2024-07-19
Applicant: 清华大学
IPC: H01L29/78 , H01L29/423 , H01L29/417 , H01L29/06 , G01N27/414 , H01L21/336
Abstract: 本申请公开了一种电解质栅控晶体管、电子装置、仿生感受电路及制备方法，属于仿生神经晶体管技术领域。电解质栅控晶体管包括：衬底；电极叠层结构，包括交替堆叠的多个电极层和多个绝缘层，多个电极层用于形成源极和多个漏极；多个栅控层，沿电极叠层结构的长度方向间隔开布置，且与电极叠层结构接触，栅控层包括沿远离电极叠层结构方向层叠的沟道层、电解质层和栅极层，沟道层至少部分与各电极层接触，沟道层、电解质层和栅极层在电极叠层结构上的正投影至少部分重叠，且重叠部分的投影与各电极层至少部分重叠。利用多栅极和多沟道的结构特点和长短时程混合记忆的电学特性，实现对生物伤害感受器的初级和高级疼痛感受特性的模拟，且结构简洁。
-
公开(公告)号：CN118800297A
公开(公告)日：2024-10-18
申请号：CN202310396034.6
申请日：2023-04-13
Applicant: 清华大学
IPC: G11C13/00
Abstract: 一种忆阻器装置及其操作方法。该忆阻器装置包括忆阻器阵列以及与忆阻器阵列耦接的行选择模块、初始化模块和列选择模块。忆阻器阵列包括多行多列布置的多个忆阻器单元；行选择模块配置为选中并开启忆阻器阵列的至少一行；初始化模块包括至少一个初始化控制开关，且配置为控制是否将来自初始化电压端的初始化电压作为输入电压施加到被选中的至少一行，以用于对被选中的至少一行进行初始化操作；列选择模块包括多个列选择开关，每个列选择开关对应于忆阻器阵列中的一列，每个初始化控制开关与多个列选择开关连接。该忆阻器装置及其操作方法可以同时对多个忆阻器单元进行初始化操作，提高忆阻器阵列的初始化速度，缩短忆阻器阵列的初始化时间。
-
公开(公告)号：CN118434157A
公开(公告)日：2024-08-02
申请号：CN202410423504.8
申请日：2024-04-09
Applicant: 清华大学
Abstract: 本公开提供了忆阻器存储单元和阵列及其操作方法和制造方法。根据本公开的忆阻器存储单元包括：忆阻器，包括第一电极和连接到位线的第二电极；以及选通晶体管，包括：竖直延伸的有源区，包括沿竖直方向从下而上依次设置的第一源/漏区、沟道区和第二源/漏区，其中第一源/漏区和第二源/漏区中的一个连接到源线，并且另一个连接到忆阻器的第一电极；以及第一至第四栅结构，其中第一栅结构和第二栅结构沿竖直方向从下而上设置在沟道区的第一侧，并且第三栅结构和第四栅结构沿竖直方向从下而上设置在沟道区的与第一侧相对的第二侧。根据本公开的忆阻器存储单元和阵列及其操作方法和制造方法，能够降低选通晶体管的漏电流，从而改善开关特性。
-
公开(公告)号：CN118335145A
公开(公告)日：2024-07-12
申请号：CN202410476041.1
申请日：2024-04-19
Applicant: 清华大学
IPC: G11C11/413 , G11C29/42
Abstract: 一种存储装置、电子设备和存储装置的控制方法。该存储装置包括NVSRAM阵列、SRAM操作电路、非易失存储操作电路、纠检错电路、输入输出接口电路、列选电路，其中，纠检错电路与SRAM操作电路耦接，SRAM操作电路与输入输出接口电路耦接，SRAM操作电路与列选电路耦接，列选电路与NVSRAM阵列耦接，非易失存储操作电路与NVSRAM阵列耦接；纠检错电路被配置为对目标数据进行编码和解码并判断目标数据是否发生错误并纠错；列选电路被配置为隔离SRAM操作电路的操作和非易失存储操作电路的操作，以及隔离数据读写操作和数据恢复操作。该存储装置可以提高数据读写、备份、恢复的可靠性。
-
公开(公告)号：CN118335144A
公开(公告)日：2024-07-12
申请号：CN202410475909.6
申请日：2024-04-19
Applicant: 清华大学
IPC: G11C11/413 , G11C29/42
Abstract: 一种存储装置、电子设备和存储装置的控制方法。该存储装置包括：NVSRAM阵列、SRAM操作电路、非易失存储操作电路和列选电路，其中，列选电路与NVSRAM阵列耦接，SRAM操作电路与列选电路耦接，非易失存储操作电路与NVSRAM阵列耦接；非易失存储操作电路被配置为对NVSRAM阵列中被选择的NVSRAM单元中的SRAM存储子单元数据进行数据备份操作；列选电路被配置为选择NVSRAM阵列中需要被操作的对象单元列，以及对对象单元列中的非易失存储子单元数据进行数据恢复操作；以及列选电路还被配置为隔离SRAM操作电路的操作和非易失存储操作电路的操作，以及隔离数据读写操作和数据恢复操作。该存储装置可以提高数据读写、备份、恢复的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
186
records
(took 0.047 seconds)
