公开(公告)号：CN118434157A

公开(公告)日：2024-08-02

申请号：CN202410423504.8

申请日：2024-04-09

Applicant: 清华大学

Inventor： 潘立阳 ,  张均阳 ,  张志刚

IPC: H10B63/00 ,  H10N70/20

Abstract: 本公开提供了忆阻器存储单元和阵列及其操作方法和制造方法。根据本公开的忆阻器存储单元包括：忆阻器，包括第一电极和连接到位线的第二电极；以及选通晶体管，包括：竖直延伸的有源区，包括沿竖直方向从下而上依次设置的第一源/漏区、沟道区和第二源/漏区，其中第一源/漏区和第二源/漏区中的一个连接到源线，并且另一个连接到忆阻器的第一电极；以及第一至第四栅结构，其中第一栅结构和第二栅结构沿竖直方向从下而上设置在沟道区的第一侧，并且第三栅结构和第四栅结构沿竖直方向从下而上设置在沟道区的与第一侧相对的第二侧。根据本公开的忆阻器存储单元和阵列及其操作方法和制造方法，能够降低选通晶体管的漏电流，从而改善开关特性。

公开(公告)号：CN118301941A

公开(公告)日：2024-07-05

申请号：CN202410423505.2

申请日：2024-04-09

Applicant: 清华大学

Inventor： 潘立阳 ,  张均阳 ,  张志刚

IPC: H10B63/00 ,  H10N70/20

Abstract: 本公开提供了忆阻器存储单元和阵列及其操作方法和制造方法。根据本公开的忆阻器存储单元包括：忆阻器，包括第一电极和连接到的第二电极；以及选通晶体管，包括：竖直延伸的有源区，包括沿竖直方向从下而上依次设置的第一源/漏区、沟道区和第二源/漏区，其中第一和第二源/漏区中的一个连接到源线，并且另一个连接到忆阻器的第一电极；以及第一和第二栅结构，其中第一栅结构沿竖直方向设置在沟道区的第一侧，并且第二栅结构沿竖直方向设置在沟道区的与第一侧相对的第二侧，以及其中，第一栅结构和第二栅结构在竖直方向上彼此错开。根据本公开的忆阻器存储单元和阵列及其操作方法和制造方法，能够降低选通晶体管的漏电流，从而改善开关特性。

公开(公告)号：CN118335147A

公开(公告)日：2024-07-12

申请号：CN202410479895.5

申请日：2024-04-19

Applicant: 清华大学 ,  北京微电子技术研究所

Inventor： 潘立阳 ,  张均阳 ,  赵美然 ,  孙华波

IPC: G11C11/413 ,  G11C29/42

Abstract: 一种存储装置、电子设备和存储装置的控制方法。该存储装置包括纠检错电路与SRAM操作电路耦接，SRAM操作电路与列选电路耦接，列选电路与NVSRAM阵列耦接，非易失存储操作电路与NVSRAM阵列耦接，第一输入输出接口电路与SRAM操作电路耦接；非易失存储操作电路被配置为进行数据备份操作；SRAM操作电路被配置为进行第一数据读写操作；纠检错电路被配置为对目标数据进行编码和解码，判断目标数据是否错误并纠错；列选电路被配置为对非易失存储子单元数据进行数据恢复操作，隔离SRAM操作电路的操作和非易失存储操作电路的操作，以及隔离第一数据读写操作、第二数据读写操作和数据恢复操作；第二输入输出接口电路与NVSRAM阵列耦接且被配置为对NVSRAM阵列进行第二数据读写操作。